电路设计论坛
直播中

听风说梦

9年用户 801经验值
擅长:可编程逻辑 嵌入式技术 EMC/EMI设计
私信 关注
[问答]

AD9220 ADC数据是并行输出,有一位数据输出的电平应该一直是低但在时钟周期内会出现一段高的情况怎么解决?

我用的是AD9220采集信号,这款ADC数据是并行输出,测试的时候我给的0V输入(VINA-VINB=0),其中有一位数据输出的电平应该一直是低,但是在时钟周期内会出现一段高的情况。
         如图,蓝色是时钟信号,黄色为我测试的其中一位数据输出信号:

此款芯片的时序图如图:


                                                               

回帖(1)

俞敏东

2023-12-12 15:51:21
建议参考数据手册的图1的上升沿采样,经过tOD后输出数据,输出的数据是3个时钟上升沿之前的数据,即Pipeline Delay。提供有效时钟就会转换。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分