电路设计论坛
登录
直播中
听风说梦
9年用户
801经验值
擅长:可编程逻辑 嵌入式技术 EMC/EMI设计
私信
关注
[问答]
AD9220 ADC数据是并行输出,有一位数据输出的电平应该一直是低但在时钟周期内会出现一段高的情况怎么解决?
开启该帖子的消息推送
AD9220
adc
我用的是AD9220采集信号,这款ADC数据是并行输出,测试的时候我给的0V输入(VINA-VINB=0),其中有一位数据输出的电平应该一直是低,但是在时钟周期内会出现一段高的情况。
如图,蓝色是时钟信号,黄色为我测试的其中一位数据输出信号:
此款芯片的时序图如图:
回帖
(1)
俞敏东
2023-12-12 15:51:21
建议参考数据手册的图1的上升沿采样,经过tOD后输出数据,输出的数据是3个时钟上升沿之前的数据,即Pipeline Delay。提供有效时钟就会转换。
建议参考数据手册的图1的上升沿采样,经过tOD后输出数据,输出的数据是3个时钟上升沿之前的数据,即Pipeline Delay。提供有效时钟就会转换。
举报
更多回帖
rotate(-90deg);
回复
相关问答
AD9220
adc
ADC
AD9220
数据
并行
输出
电平
出现
一段
高
的
情况
2019-01-22
2078
请问
AD9220
在
时钟
高
电平
下是不是
一直
采样但不转换?
2018-10-18
2086
请问
AD9220
在用FPGA控制时是不是可以直接用PLL产生的10M
时钟
就可以?
2018-12-12
4639
AD9220
在
时钟
高
电平
下是不是
一直
采样但不转换,到低
电平
的时候才进行转换并
输出
?
2023-12-21
227
请问为什么AD7712的DRDY引脚
一直是
高
电平
2019-01-17
3560
有谁知道为什么AD7712的DRDY引脚
一直是
高
电平
吗?
2023-12-13
101
求助,关于
AD9220
输出
格式的问题
2023-12-06
151
AD7685使用
数据
高位丢失
2018-10-09
2699
达林顿的
输出
和TTL
电平一直是
一
个状态的
输出
这是怎么回事?
2019-06-26
2457
一
个关于
AD9220
时钟
输入的问题
2020-08-22
1171
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分