电路设计论坛
直播中

李颜

7年用户 1403经验值
私信 关注
[问答]

请问AD7626 FPGA LVDS电平标准如何选择?

我需要用 Xilinx FPGA 与 AD7626 接口,之间有 CNV、CLK、DCO、D 四对 LVDS 信号,请问 FPGA 里应该采用怎样的 LVDS 电平标准与 AD7626 匹配?

                     

回帖(1)

王晶

2023-12-8 10:24:14
LVDS 是差分信号,你这边有输入输出,一般来说,Xilinx的LVDS 的差分对 输入信号可以输入低于vcco电压的信号(具体看数据手册),但是FPGA输出LVDS,的信号幅度一般和vcco信号相同
举报

更多回帖

发帖
×
20
完善资料,
赚取积分