单片机/MCU论坛
登录
直播中
名士流
8年用户
826经验值
私信
关注
[问答]
HLS中RTL无法导出IP核是为什么?
开启该帖子的消息推送
HLS
RTL
请教一下,我在HLS里面要将以下程序生成IP核,
C Synthesis已经做好了,
但是在export RTL的时候一直在运行
int sum_single(int A int B)
{
#pragma HLS INTERFACE s_axilite port=return
#pragma HLS INTERFACE s_axilite port=B
#pragma HLS INTERFACE s_axilite port=A
int C = 0;
C = A+B;
return C;
}
更多回帖
rotate(-90deg);
回复
相关问答
HLS
RTL
怎么在Vivado
HLS
中生成
IP
核
?
2020-03-24
3278
如何获得Vivado独立版以运行协同仿真并将
RTL
导出
为XPS作为Pcore?
2018-12-28
4229
vivado
hls
写的
IP
核
(某函数) 如何在 vivado 里面连接PS并且调用,最后把值放到内存里面?(使用AXI?)
2016-01-28
3426
来自vivado
hls
的
RTL
可以由Design Compiler进行综合吗?
2020-04-13
2209
怎么利用Synphony
HLS
为ASIC和FPGA架构生成最优化
RTL
代码?
2019-08-13
2001
怎么在vivado
HLS
中
创建一个
IP
2020-04-03
1687
在VIVADO
HLS
中
运行C \
RTL
协同仿真,为什么报告NA仅用于间隔
2020-05-22
3771
将OpenCV库与Vivado
HLS
一起使用时出现编译错误
2020-03-26
1625
如何使用Vivado
HLS
生成了一个
IP
2020-05-05
2442
新手求助,
HLS
实现opencv算法加速的
IP
在vivado的使用
2017-01-16
5414
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分