1、在FPGA中使用门级结构设计D触发器的思路
一个逻辑电路是由许多逻辑门和开关组成的，因此用基本逻辑门的模型来描述逻辑电路结构是最直观的。本实验设计使用结构描述语句实现D触发器功能，采用带异步置位和清零端的正边沿触发方式，输入信号包含时钟信号CLK、置位端Setn、清零端Clrn和一个数据输入D，输出信号包含数据输出Q和~Q。当Setn为低电平时输出Q恒为1；当Setn为高电平且Clrn为低电平时输出恒为0；当Setn和 Clrn都为高电平时，输出Q在时钟信号CLK的上升沿处被赋予输入D的值。
图5.1是带异步置位和清零端的正边沿触发的D触发器的电路结构图，该逻辑电路的行为分析如下：
原作者：语雀
更多回帖
