FPGA|CPLD|ASIC论坛
登录
直播中
中二的梦想家
3年用户
10经验值
擅长:可编程逻辑 嵌入式技术 光电显示 接口/总线/驱动 控制/MCU
私信
关注
[问答]
XILINX MIG(DDR3) IP的AXI接口与APP接口的区别以及优缺点对比
开启该帖子的消息推送
XILINX MIG(DDR3) IP的AXI接口与APP接口的区别以及优缺点对比
回帖
(1)
卿小小_9e6
2021-11-26 09:39:41
不同接口面向不同的开发方式。
本质没太大区别。
不同接口面向不同的开发方式。
本质没太大区别。
举报
更多回帖
rotate(-90deg);
回复
相关问答
如何在Vivado中使用
MIG
设计
DDR3
SODIMM
接口
?
2020-08-24
3309
与Kintex 7的
DDR3
内存
接口
2020-04-17
1613
如何解决电路板中的
DDR3
校准问题?
2020-08-05
1147
cyclone V控制
DDR3
的读写,quartusII配置
DDR3
ip
核后,如何调用实现
DDR3
的读写呢,谢谢
2016-01-14
22890
7系列FPGA HR bank IO如何与
DDR3
连接?
2020-08-25
4439
vc707
ddr3
接口
在某些情况下读取数据与写入数据不匹配
2019-09-09
5441
FPGA外接
DDR3
,带宽怎么计算?
2016-02-17
13704
完成
DDR3
校准的
MIG
IP
失败的原因?
2020-07-23
4662
请问如何在FPGA中实现
DDR3
SDRAM功能?
2020-07-14
1445
Vivado 2015.3中使用
MIG
软件构建了
DDR3
执行突发读取时数据不准确的原因?
2020-05-06
5739
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分