怎样通过ena使能端去控制16路D触发器呢

怎样去创建一个16路D触发器？

怎样通过ena使能端去控制16路D触发器呢？

回帖（1）

廖丽霞

2021-9-16 17:47:32

本题中需要创建一个 16 路 D触发器。部分情况下，只需要多路触发器中的一部分触发器工作，此时可以通过 ena 使能端进行控制。使能端 ena 信号有效时，触发器在时钟上升沿工作。
byteena 使能信号以 byte 为单位管理 8 路触发器在时钟边沿触发与否。byteena ［1］作为 d［15:8］高位字节的使能端，byteena ［0］则控制 d 的低位字节。
resetn 为同步，低电平有效复位信号。
所有的触发器在时钟上升沿被触发。
解答与分析

在按照上述的思路写代码时，注意不要在判断 byteena 时将 if.。.if 结构写成 if..else if 。。结构，这样会在 byteena = 2‘b11 时产生只判断 byteena ［1］，忽略 byteena ［0］的逻辑错误。
本题也可以从例化的思路进行，例化16 路带有使能端的触发器，分别将 byteena 作为高 8 位与低 8 位触发器的使能信号。
从做题的角度来说，作者曾搞反了两个使能信号导致了错误，所以做题要注意细节。
Problem 86 ： D latch（Exams/m2014 q4a）
本题中需要实现一个如下的电路：

从做题的角度来说，首先你得认识这个元件。同 D触发器相比，这个元件没有 clk 端口，取而代之的是 ena 端口，所以这是一个锁存器。锁存器的特征在于，相较于 D触发器的触发事件发生于 clk 时钟的边沿，锁存器锁存的触发事件发生于使能端 ena 的电平。
当你成功实现了这个锁存器时，Quartus 会提醒（祝贺）你生成了一个锁存器。锁存器相比触发器会消耗更多的资源，所以综合器会在推断出锁存器时产生提醒，防止开发者在不想使用锁存器时，因为代码风格等原因误产生了锁存器。
解答与分析