FPGA|CPLD|ASIC论坛
登录
直播中
涂图
4年用户
3经验值
擅长:可编程逻辑 处理器/DSP
私信
关注
[问答]
一个关于AD9220时钟输入的问题
开启该帖子的消息推送
AD9220
请问AD9220的DVDD用3.3V供电,CLK输入能否直接用
FPGA
的3.3V输出去给?还是说这块AD芯片比较特殊,它的CLK引脚是以AVDD作参考的,只能用5V信号作输入(高电平最低3.5V)?
回帖
(1)
卿小小_9e6
2020-8-24 10:23:06
采用5V晶振,或者其他5V时钟芯片。
采用5V晶振,或者其他5V时钟芯片。
举报
更多回帖
rotate(-90deg);
回复
相关问答
AD9220
请问
AD9220
在用FPGA控制时是不是可以直接用PLL产生的10M
时钟
就可以?
2018-12-12
4639
AD9220
的应用电路
2012-02-04
5376
求助,
关于
AD9220
输出格式的问题
2023-12-06
151
ADC
AD9220
数据并行输出电平出现
一
段高的情况
2019-01-22
2078
请问
AD9220
在
时钟
高电平下是不是
一
直采样但不转换?
2018-10-18
2086
AD9220
ADC数据是并行输出,有
一
位数据输出的电平应该
一
直是低但在
时钟
周期内会出现
一
段高的情况怎么解决?
2023-12-12
102
AD9220
在
时钟
高电平下是不是
一
直采样但不转换,到低电平的时候才进行转换并输出?
2023-12-21
227
求助,
关于
AD9220
的
时钟
和AVDD供电问题
2023-12-12
87
AD9220
的噪声问题如何解决?
2023-12-06
241
请问AD
9220
AR DVDD引脚的电压必须是5V吗?
2023-12-08
167
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分