是否需要特定终止100MHz LVCOMS时钟线，例如LVDS的100E电阻？

@deepaknielit
>>如果负极MRCC引脚保持未连接状态（NC），我们是否可以将其用作通用I / O引脚用于其他目的？
是的，对于单端LVCMOS时钟输入（只能在_P侧），可以将_N侧用作常规引脚。
>>是否需要特定端接100MHz LVCOMS时钟线，例如LVDS的100E电阻？
不是输入。
如果是点对点连接，则假定线路在源处串行终止。
- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。
在原帖中查看解决方案

嗨，
我想，你的意思是LVCMOSxx。
这是单端IO标准。
- 您可以将其他MRCC引脚用于任何GPIO。
- LVCMOS不支持内部终止。
- 外部端接的需求在很大程度上取决于您的PCB，源，跟踪距离等。
提示：使用IO约束实现您的设计，这些约束反映了您当前的PCB设计。
然后，您可以在PCB制造之前检查IO规划。
问候，
塞巴斯蒂安

如果您的LVCMOS时钟是点对点的（除了FPGA和时钟源之外没有其他板级连接），那么通常您会在时钟源使用源串联终端，并且FPGA中或FPGA处不需要终端。
如果您的时钟源驱动多个负载，通常最好使用低偏移时钟扇出缓冲器为每个负载制作驱动器，然后在时钟缓冲器上使用源串联终端。
虽然100 MHz并不像现代FPGA时钟那么快，但重要的是要有干净的边沿以防止由于FPGA MRCC输入引脚振铃造成的“双时钟”。
- Gabor

@deepaknielit
>>如果负极MRCC引脚保持未连接状态（NC），我们是否可以将其用作通用I / O引脚用于其他目的？
是的，对于单端LVCMOS时钟输入（只能在_P侧），可以将_N侧用作常规引脚。
>>是否需要特定端接100MHz LVCOMS时钟线，例如LVDS的100E电阻？
不是输入。
如果是点对点连接，则假定线路在源处串行终止。
- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。