在Artix fpga上实现TMRmodule的方法？

F，
我们不能在论坛中讨论空间应用程序。
至于地球上的安全关键系统，不使用TMR。
如果单点故障是设备本身（它是），则使用多个设备。
例如，波音飞机上的飞机导航系统有两个系统，每个系统有12个Artix设备。
飞行员和副驾驶员可以使用他们自己的系统（正常），交换它们，或者两者都只使用一侧或另一侧。
这样的系统是双冗余的，重复的。
每个侧面都有两个系统。
因此，要导航失败，将需要4次失败。
Austin Lesea主要工程师Xilinx San Jose
在原帖中查看解决方案

@farzian你检查过这个吗？
https://www.xilinx.com/support/documentation/application_notes/xapp1222-idf-for-7s-or-zynq-vivado.pdf
-Pratham ------------------------------------------------
----------------------------------------------请注意 - 请
如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-
--------------------------------------------------
-----------------------

杨百翰大学（BYU），
他们提供TMR流程。
看看吧。
一般来说TMR设计需要4倍的资源，需要通过错误注入进行验证。
TMR的使用实际上是零，因为很少有人愿意通过这个过程。
7系列的固有可靠性非常好，TMR提高了故障率。
Austin Lesea主要工程师Xilinx San Jose

如您所知，SEM（软错误缓解）IP内核在配置存储器上运行，并且没有自动解决方案来保护块存储器，分布式存储器和触发器。
即使在需要最高可靠性（空间应用）的设计中，我们能否依靠这种内在的可靠性？
还是需要用户逻辑？
我不确定哪种容错技术适合我的设计，占据了我FPGA领域的25％左右。
任何建议都是受欢迎的。