Artix 7极光通道键合失败的解决办法？

我目前正致力于在artix 7 FPGA上调出极光8B10B接口。
即使我在并行环回模式下操作，我也看到了通道绑定问题。
FPGA是artix 7，fbg676封装速度等级2器件。
我使用的是vivado 2016.4，极光IP是v11.0。
IP定制如下
通道宽度= 4个字节
线速= 5Gbps
GT Refclk = 100MHz
INIT clk = 100MHz
它处于双工模式，帧接口和UFC +即时NFC流量控制。
我还启用了额外的收发器控制和状态端口。
在调试接口时，我正在遵循pg046附录C中列出的硬件debus步骤。在我启动IP并使其退出复位之后，我看到pll0lock信号为高电平且txresetdone和rxresetdone信号被置位。
在并行和串行环回模式中，我都看到了差异错误。
当我在特定车道上看到错误时，该车道未按预期出现。
我希望有人可以解释为什么会发生这种情况。