如何使用C_CLKOUTi_PHASE？

我的设计使用50 MHz和100 MHz时钟，需要彼此同步。
具体用例如下所述：http：//forums.xilinx.com/t5/7-Series-FPGAs/Double-clocking-with-clock-generator/td-p/424752但它可以概括为双时钟
相对于系统其余部分的块RAM，以绕过一个周期读取延迟问题。
然而，该设计仅在两个时钟的下降沿对齐时才有效，但在自动生成的EDK项目中，来自DS614中描述的clock_generator的时钟信号在上升沿对齐。
我对该文档的阅读表明，我感兴趣的两个参数是C_CLKOUti_PHASE和C_CLKOUTi_GROUP。
文档中描述了C_CLKOUTi_GROUP以确保时钟是相位对齐的，所以我想要50MHz和100MHz时钟信号属于同一组。
但是，如何使用C_CLKOUTi_PHASE？