BUFG到DCM怎么进行连接

嗨，当在Planahead 10.1中运行DRC检查时，我收到此错误：位于DCM_ADV_X0Y5的DCM clock_divider_i连接到位于BUFGCTRL_X0Y25的BUFG bufg_inst。
为了正确操作，它们都应放在同一半上。
BUFGCTRL输入由IBUFDS驱动，均在上半部分。
DCM位于下半部分。
但是，Virtex-5用户指南在第47页中说明：2。
BUFGCTRL - 内部全局时钟缓冲器任何BUFGCTRL都可以使用专用的全局路由驱动Virtex-5器件中的任何DCM。
当用于串联连接两个DCM时，BUFGCTRL可以驱动DCM CLKIN引脚。
根据手册判断，似乎对驱动DCM的BUFGCTRL的位置没有限制。
我应该相信哪一个：Virtex-5手册还是Planahead的DRC？
提前致谢，
-拍
http://tuxengineering.com