FPGA|CPLD|ASIC论坛
直播中

章伟航

10年用户 7经验值
擅长:可编程逻辑 测量仪表 嵌入式技术 模拟技术 接口/总线/驱动
私信 关注
[问答]

ZYNQ调用XDMA PCIE IP同时读写PS DDR,导致蓝屏问题。

你好!
我在ZYNQ 7015里(或者7035)
调用XDMA PCIE IP 从上位机HOST PC通过PCIE接口给ZYNQ的PS DDR发送数据(XDMA PCIE IP接到了PS的AXI HP口上)
我用XILINX官方的XDMA PCIE驱动(2017版本和2018版本都试过)
然后启动XDMA对PS DDR进行读或者写,单独读或者写(比如400KB数据),可以正常工作。
但是,当我同时启动XDMA读和XDMA写的时候,上位机HOST PC就蓝屏了。。

我想知道,XDMA PCIE IP 和 PS DDR 是否支持同时进行XDMA读写
如果支持的话,我需要修改驱动,还是其他地方需要设置一下。

谢谢!

回帖(1)

卿小小_9e6

2019-11-21 15:32:41
//**********这个不算回答**********//
01. XDMA PCIE IP 和 PS DDR 是否支持同时进行XDMA读写?
    a.DMA PCIE IP支持,需要上位机支持同时读写(但是绝大多数使用场景是读写分开);
    b.PS DDR不支持,一般是初始化之后先写后读;
   
02. 上位机HOST PC蓝屏
    同时启动XDMA读和XDMA写,有一种情况会导致蓝屏:
    a.上位机对PCIE开辟了一块内存空间,同一时刻只能读或者只能写。同时读写造成内存非法访问,一般是蓝屏或者重启。
    b.这种情况需要重新设计上位机,开辟独立的读写内存空间。其他的初始化/读/写操作等流程不变。
    c.应该不存在上位机/驱动兼容性的问题。
    d.补充,如果上位机未开,或者未启动读写操作,此时在计算机内存中并没有给PCIE开辟的空间,只要FPGA进行数据上传就是非法访问内存,会蓝屏/重启。
3 1 举报
  • 章伟航: 01-b: PS DDR有一个仲裁机制吧?是否可以自动给读和写的单个操作排序
    02:是用的不同的内存空间,先开辟再使用的。
  • 卿小小_9e6 回复 章伟航: 01-b:有仲裁机制。一般在ZYNQ关于DDR的配置里,如果不配置就是默认配置。
    02  :软件开辟独立的内存空间还蓝屏这种情况没碰到过,非常抱歉。这个可能要FPGA通过ILA抓取一下状态,或者打印一下状态信息,看看蓝屏时FPGA是什么状态。硬件和软件要分别排查。
  • 章伟航 回复 卿小小_9e6: 嗯嗯,好的,非常感謝!

更多回帖

发帖
×
20
完善资料,
赚取积分