如何设置才能加速PAR？

嗨，
我认为您还应该从编码风格的角度交叉检查您的设计并尝试PlanAhead
请检查以下链接是否有帮助。
http://amber.feld.cvut.cz/fpga/stazene_materialy/xc_timing55.pdf
问候，
Vanitha。
--------------------------------------------------
-------------------------------------------请在发布前进行谷歌搜索，
您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉

嗨，
尝试使用拥塞减少选项在设计上运行smartxplorer。
有关详细信息，请参阅以下指南：http：//www.xilinx.com/support/documentation/sw_manuals/xilinx14_6/devref.pdf(page no.156）
谢谢
--------------------------------------------------
------------------------------------------您是否尝试在Google中输入问题？
？
如果没有，你应该在发布之前。
此外，MARK这是一个答案，以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。

如果您想分享测试用例，我们可以在最新版本中查看

嗨，
谢谢回复...
我对编码风格做了一些改动，警告的数量有所减少，但PAR仍然需要很长时间。分区设计有帮助吗？