对不起,目前还不清楚你要做什么。
您是否需要帮助设置芯片内核以进行调试,或者您不确定如何编程FPGA?
可在此处找到chipcope教程:
http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_4/ug750.pdf
可监控的最大信号数取决于可用BRAM的数量。
添加更多信号并捕获更多样本会使用更多BRAM。
chipcope工具为您提供了一个计数器,显示您拥有的chipcope配置将使用多少BRAM。
这个数字以及您在设计中已经使用的任何BRAM显然必须小于目标FPGA中可用的数量。
但是,我已经设计了足够的BRAM,但由于时钟速度快和路由不足,ISE工具无法通过chipcope核心完成布局和布线。
在这种情况下,您只需减少监视的样本或信号的数量,直到您获得适合芯片的构建。
如果您需要帮助编程FPGA,您可以使用可单独启动或从ISE / PlanAhead启动的冲击工具。
ISE中的帮助菜单提供了有关如何使用该工具的说明。
祝你好运,
-Heber
对不起,目前还不清楚你要做什么。
您是否需要帮助设置芯片内核以进行调试,或者您不确定如何编程FPGA?
可在此处找到chipcope教程:
http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_4/ug750.pdf
可监控的最大信号数取决于可用BRAM的数量。
添加更多信号并捕获更多样本会使用更多BRAM。
chipcope工具为您提供了一个计数器,显示您拥有的chipcope配置将使用多少BRAM。
这个数字以及您在设计中已经使用的任何BRAM显然必须小于目标FPGA中可用的数量。
但是,我已经设计了足够的BRAM,但由于时钟速度快和路由不足,ISE工具无法通过chipcope核心完成布局和布线。
在这种情况下,您只需减少监视的样本或信号的数量,直到您获得适合芯片的构建。
如果您需要帮助编程FPGA,您可以使用可单独启动或从ISE / PlanAhead启动的冲击工具。
ISE中的帮助菜单提供了有关如何使用该工具的说明。
祝你好运,
-Heber
举报