如何添加atlys主板上的DDR2时序配置？

我不确定你要做什么。
MIG生产的控制器是否足以满足您的需求？
或者你认为它过于保守，你是否试图让内存更接近其规格的极限？

hellojoelby
对于模拟我使用的sim_tb_top，MIG已经生成....并且它工作正常....它包含时序配置但是为了在板上实现我不知道如何将test_bencth上的时序配置设置为基本代码以便实现
？

我使用计数器是真的吗...例如写一个计数器并说clk_in的每个rising_edge直到200us并且在那之后CKE

我找到了问题的答案。
现在
我将example_design及其依赖项文件添加到项目中。
它已被合成，实现并生成编程文件
但是当我想在chipcope中看到输出时，没有任何东西！
没有信号triger，它没有显示任何信号。
这是我的调试功能：
--------------------------
ICON核心实例
-------------------------
my_icon_c3：图标端口图（
control0 => c3_control0，
control1 => c3_control1）;
--------------------------------
ILA核心实例
--------------------------------
my_ila_c3：ila端口图（
control => c3_control0，
clk => c3_clk0，
data => c3_dbg_data，
trig0 => c3_dbg_trig）;
----------------------------------
VIO核心实例
----------------------------------
my_vio_c3：vio端口图（
control => c3_control1，
async_out => c3_vio_out）;
--------------------------------------------------
-------
和
c3_dbg_trig（1 downto 0）
我能做什么？
请指导我
非常感谢。

没有人可以帮助我？
为什么触发信号不会触发？
我没有对ipcore生成的示例设计代码进行任何更改。
问题是什么？
请指导我
谢谢。