Cypress技术论坛
直播中

陈婧甄

7年用户 201经验值
私信 关注
[问答]

怎么忽略前3个SPI时钟?

我有一个SPI奴隶的设计,在那里我没有奴隶选择连接。
我注意到,在MOSI线路上的数据之前,主机发送三个SPI时钟,所以我时钟和额外的三位垃圾。
忽略前三个时钟最好的方法是什么?我在想我可以用3位来驱动SPI从机上的SS,但是还没有成功。
谢谢你的想法,
a.

回帖(5)

王琳

2019-9-23 11:14:21
我不太清楚:PSoC是主人还是奴隶?
为什么不使用SS线呢?
鲍勃
举报

陈婧甄

2019-9-23 11:24:31
引用: ncmza 发表于 2019-9-23 11:14
我不太清楚:PSoC是主人还是奴隶?
为什么不使用SS线呢?
鲍勃

对不起,不清楚,PSoC是SPI的奴隶,但可惜SS线物理上没有连接。
举报

王琳

2019-9-23 11:33:25
使用一个查找表,程序简单的计数器和3门钟为SPI时数= 3,停止计数。
鲍勃
举报

陈婧甄

2019-9-23 11:51:57
我终于找到了一个没有任何额外组件的解决方案。
我不正确地思考这个问题。不是我有3个额外的时钟,而是我有5个丢失的时钟(8—3)。
现在我的问题是“生成”5个SPI时钟。我确实考虑过驱动SCLK引脚,但是后来我发现SPI从属组件嵌入了一个7位的向下计数器,所以我只将BSPISHY BITAUTHORYON COUNTHORE从CyFielter。h转换为0x3,即在这个虚拟字节中只剩下3个比特,并且足够地使我回到我的AIDG。我们的目标。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分