为什么RXP以这样的方式连接到GTP？

FF1156封装具有以下引脚排列
MGTRXP0_114 = W1
MGTRXN0_114 = Y1
您的HDL设计在RXP / RXN的顶级端口命名与GTP连接之间存在错误。
------您是否尝试在Google中输入问题？
如果没有，你应该在发布之前。太多结果？
尝试添加网站：www.xilinx.com

谢谢，这确实是一个愚蠢的错误。
但是，XUPV5板的主UCF提供了正确的引脚但错误的GTP。
XUPV5 sata连接的GTP是X0Y3。
NET SATA1_RX_N LOC =“Y1”;
#Bank 114，MGTRXN0_114，GTP_DUAL_X0Y2NET SATA1_RX_P LOC =“W1”;
#Bank 114，MGTRXP0_114，GTP_DUAL_X0Y2NET SATA1_TX_N LOC =“W2”;
#Bank 114，MGTTXN0_114，GTP_DUAL_X0Y2NET SATA1_TX_P LOC =“V2”;
#Bank 114，MGTTXP0_114，GTP_DUAL_X0Y2NET SATA2_RX_N LOC =“AA1”;
#Bank 114，MGTRXN1_114，GTP_DUAL_X0Y2NET SATA2_RX_P LOC =“AB1”;
#Bank 114，MGTRXP1_114，GTP_DUAL_X0Y2NET SATA2_TX_N LOC =“AB2”;
#Bank 114，MGTTXN1_114，GTP_DUAL_X0Y2NET SATA2_TX_P LOC =“AC2”;
#Bank 114，MGTTXP1_114，GTP_DUAL_X0Y2
干杯， 
拉斐尔。

嗨，
我也在使用XUPV5，我可以使用SATA主机1连接器来处理上述信息，而不是SATA主机2连接器。
当我尝试分配以下引脚时：
NET“TXP0_OUT”LOC =“AC2”;
＃SATA2_TX_P
NET“TXN0_OUT”LOC =“AB2”;
＃SATA2_TX_N
NET“RXP0_IN”LOC =“AB1”;
＃SATA2_RX_P
NET“RXN0_IN”LOC =“AA1”;
＃SATA2_RX_N
我收到此错误：
错误：地点：1040 - 无法安排的位置！
已发现IPAD / GT组件对未放置在可路由的IPAD / GT站点对上。
IPAD组件位于现场。
相应的GT组件放置在现场。
仅当负载组件相对于驱动器组件偏移（-2，-2）时，IPAD才能路由到GT引脚。
PAR中的此放置是不可用的，因此，应在您的设计中修复此错误情况。
您可以使用.ucf文件中的CLOCK_DEDICATED_ROUTE约束将此消息降级为WARNING以生成NCD文件。
然后可以在FPGA编辑器中使用此NCD文件来调试问题。
下面列出了此时钟放置规则中使用的所有COMP.PINS的列表。
可以直接在.ucf文件中使用这些示例将此ERROR降级为警告。
有什么建议么？
谢谢，
路易