ISE中的时钟向导不会生成约束。
Vivado中许多强大的概念之一是支持“范围约束” - 与特定模块相关的约束文件，无论模块在实例化的层次结构中的哪个位置都可以应用。
这使得时钟向导可以生成一个可用于时钟核心的约束文件，而无需知道时钟核心实例化的完整路径名称（也不使用通配符）。
ISE没有这样的机制。
某些IP内核生成“示例”UCF文件 - 这些文件包含可以复制到主UCF文件中的命令 - 您可以修改分层INST和NET名称以匹配您的层次结构。
但是，时钟向导却没有。
就需要什么约束而言 - 您需要输入时钟引脚的PERIOD约束 - 通常是表单的约束
NET TNM_NET =;
TIMESPEC TS_ PERIOD = INPUT_JITTER HIGH;
由此，该工具将自动为DCM的输出导出适当的PERIOD约束 - 您可以在ngdbuild（.bld文件）的日志文件中查看派生约束。
Avrum
在原帖中查看解决方案
ISE中的时钟向导不会生成约束。
Vivado中许多强大的概念之一是支持“范围约束” - 与特定模块相关的约束文件，无论模块在实例化的层次结构中的哪个位置都可以应用。
这使得时钟向导可以生成一个可用于时钟核心的约束文件，而无需知道时钟核心实例化的完整路径名称（也不使用通配符）。
ISE没有这样的机制。
某些IP内核生成“示例”UCF文件 - 这些文件包含可以复制到主UCF文件中的命令 - 您可以修改分层INST和NET名称以匹配您的层次结构。
但是，时钟向导却没有。
就需要什么约束而言 - 您需要输入时钟引脚的PERIOD约束 - 通常是表单的约束
NET TNM_NET =;
TIMESPEC TS_ PERIOD = INPUT_JITTER HIGH;
由此，该工具将自动为DCM的输出导出适当的PERIOD约束 - 您可以在ngdbuild（.bld文件）的日志文件中查看派生约束。
Avrum
在原帖中查看解决方案
举报
