赛灵思
直播中

李宸如

7年用户 174经验值
私信 关注
[问答]

如何应用CLK和RSTn?


我使用virtex5 xc5vlx110t和ml523板。
我想用示波器进行测试,所以我应该连接设备和示波器。
但是,我不知道如何应用clk,RSTn和LOAD。
在通过测试平台的模拟中,我只是编写了代码,我想知道在我认证实际设备时该怎么做。
关于clk,rstn和load的测试平台代码是
常数CLK_period:时间:= 5 us;
CLK_process:进程开始CLK等待CLK_period / 2;
CLK等待CLK_period / 2;
结束过程;
stim_proc:进程开始 - 等待10 ns;
等待CLK_period * 1;
RSTn等待CLK_period * 1;
RSTn等;
结束过程;
load_proc:进程开始等待52.6us;
LOAD等待CLK_period * 1;
LOAD等待42.4us;
结束过程;
谢谢。

以上来自于谷歌翻译


以下为原文

hi
I use virtex5 xc5vlx110t with ml523 board.

I want to the test by using oscilloscope, so I should connect between device and oscilloscope.

but, I don't know how to apply clk, RSTn and LOAD .

In the simulation through the test-bench, I simply wrote the code, and I wonder what to do when I certify the actual device.

my test-bench code about clk, rstn and load is

constant CLK_period : time := 5 us;
CLK_process :process
begin
CLK <= '0';
wait for CLK_period/2;
CLK <= '1';
wait for CLK_period/2;
end process;

stim_proc: process
begin
--wait for 10 ns;
wait for CLK_period*1;
RSTn <= '1';
wait for CLK_period*1;
RSTn <= '0';
wait;
end process;

load_proc: process
begin
wait for 52.6us;
LOAD <= '1';
wait for CLK_period*1;
LOAD <= '0';
wait for 42.4us;
end process;

thank you.

回帖(1)

姜雨孜

2019-4-26 14:20:03
它们需要通过外部组件提供给芯片。
几乎所有FPGA板都会有一个振荡器来提供时钟。
大多数开发套件还具有开关和外部可访问的I / O引脚,可用于实现复位,负载等。

以上来自于谷歌翻译


以下为原文

They need to be provided to the chip by external components. Almost any FPGA board will have an oscillator on it to provide the clock. Most development kits will also have switches and externally-accessible I/O pins which can be used to implement reset, load, etc.
举报

更多回帖

发帖
×
20
完善资料,
赚取积分