完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
3980
|
//分频单元
module clock_divder( input sys_rstn, input clk_50M , output reg clk_50Hz ); reg [31:0] cnt; always @(posedge clk_50M or negedge sys_rstn) if (!sys_rstn) cnt <= 32'd0; else if (cnt >= 32'd5)//(cnt >= 32'd499999) cnt <= 32'd0; else cnt <= cnt + 1'b1; always @(posedge clk_50M or negedge sys_rstn) if (!sys_rstn) clk_50Hz <= 1'b0; else if (cnt >= 32'd5)//(cnt >= 32'd499999) clk_50Hz <= ~clk_50Hz; endmodule 
0
|
|
相关推荐
2个回答
|
|
|
哪不懂？我手机端看不到完整的代码
|
|
|
|
|
|
输入50M时钟，每次时钟一个上升沿记一次数，每次记到5，重新从0计数，说以说你是分频50/6=8.33M 输出波形
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储
252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1501 浏览 0 评论
907 浏览 0 评论
855 浏览 0 评论
658 浏览 0 评论
4427 浏览 63 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
5145
