PCB设计论坛
登录
直播中
张鹏伟
6年用户
83经验值
擅长:电源/新能源 测量仪表 EMC/EMI设计 控制/MCU
私信
关注
[问答]
FPGA vhdl语言 process for loop循环
开启该帖子的消息推送
FPGA
Loop
process(a)
begin
for i in 1 to 27 loop
当a变化一次 for循环执行几次?
回帖
(1)
李舒桀
2019-3-19 10:56:33
不知道你后面的循环语句是什么,如果是和i比较的话,那就是1到27各比较一遍
不知道你后面的循环语句是什么,如果是和i比较的话,那就是1到27各比较一遍
1
1
举报
张鹏伟:
后面语句和i没有关系,执行几次? 我想弄27次循环
更多回帖
rotate(-90deg);
回复
相关问答
FPGA
Loop
怎么将
VHDL
生成
循环
索引
2019-01-16
1175
如何在
VHDL
中解决无实用价值的问题?
2021-04-28
1004
使用
VHDL
语言
设计
FPGA
有哪些常见问题?
2021-05-06
921
【高手指点】
vhdl
进程嵌套
循环
过程
2012-08-22
5778
VHDL
中while
循环
中的警告
2019-01-21
2238
哪位大神给个基于
FPGA
的IR接收器
VHDL
语言
的程序
2017-05-20
1575
FPGA
加三移位法怎么用
vhdl
语言
写?
2019-03-20
2321
VHDL
语言
中信号设置的不同方式,有什么注意事项?
2021-04-08
762
如何利用
VHDL
语言
实现
FPGA
与单片机的串口异步通信电路?
2021-04-29
696
请问
VHDL
语言
和verilog
语言
有什么区别?
2019-03-29
3597
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分