通过上一节的学习，我了解了安富利的这块7A50T的板卡上使用的器件的板级硬件资源，同时，在过程中也接触到了很多新概念，如DDR3的带宽计算、IEEE1588 概念、加密芯片等。本节，将对Artix-7开发板上的核心器件，也就是XC7A50T-1FTG256C相关内容进行学习。只有充分了解了板卡上所使用的器件及其特点，才能知道自己为什么要选择这个器件，以及使用这个器件，能做一些什么样的工作。
ARTIX-7 FPGA应用领域
以下为摘自Xilinx官网上提供的Artix-7 FPGA产品介绍里的内容： | XILINX ARTIX-7 FPGA ： 为功耗及成本敏感型市场带来全新的性能与带宽标准 数字革命已经改变了人们对 FPGA 设计人员（无论是新手还是老手）的期望。角逐航空航天与军用、 通信基础设施、医疗、工业和消费类 电子等成本敏感型市场，需要一个在宽泛密度范围拥有高性能功能的强大产品组合。在不影响性能的情况下，开发人员必须能够扩展使用模式，以实现更高的处理带宽、更高的可移植性以及更广的应用范围，同时使功耗这一关键资源保持最低。赛灵思 Artix®-7 系列 FPGA 重新定义了成本敏感型解决方案： 功耗较前代产品降低一半，并针对高带宽应用提供同类最佳的收发器和信号处理功能。在相同功耗预算下，设计人员获得两倍的逻辑密度。这些器件以 28nm 高性能低功耗 (HPL) 工艺为基础而构建，可为便携医疗设备、军用无线电和小型无线基础设施等产品提供同类最佳的单位功耗性能。 Artix-7 FPGA 可满足航空电子和通信等领域的尺寸、重量、功耗和成本 (SWaP-C) 敏感型市场需求。 |
从介绍中可知，Artix-7系列器件面向的对象主要还是航天、军工、通信、医疗等老牌儿应用领域，消费类电子虽然有提到，但是个人感觉应用前景应该还是不大。工业方面，听说前代产品spartan-6和ISE是过了工业认证的，但是Artix-7和Vivado目前还没通过，所以，工业方面感觉和前代产品比，暂时没什么优势。当然，这只是个人观点。
官网的介绍手册中还提到了关于几个大的应用领域Artix-7系列更加细化的优势。例如针对软件无线电特尔别提到了1.25Gb/s的LVDS以及高达930GMACS的运算性能。
上面通过大致的介绍，了解了Artix-7系列FPGA的特点，接下来再深入芯片内部，查看下该系列FPGA的一些结构特点。
关于Artix-7系列FPGA中LUT、Slices、CLB的关系
查找表：Artix-7系列FPGA使用的是real 6输入查找表，每个器件中25%~50%的查找表还可以用于组成64位的RAM或者32位的移位寄存器。而且，每个6输入的LUT可以被配置成一个6输入1输单元或两个5输入2输出的单元（两单元使用相同的输入）。
每个LUT为6输入，每个LUT配2个触发器。
4个LUT以及配套的8个触发器、多路器和算入单元进位链组合成一个Slices。
两个Slices组合成一个可配置的逻辑块CLB。
每个Slices中4个LUT每个LUT的两个触发器之一可以被配置为锁存器。
Artix-7系列的时钟单元
每个7系列的FPGA都有最高24个时钟管理单元（CMTs），每个时钟管理单元都包含一个混合时钟管理（MMCM）部分和一个锁相环（PLL）。
混合模式时钟管理器和锁相环有很多相同的特点，例如都能实现非常宽范围内的频率合成，而且可以对输入时钟信号进行抖动滤除。这两种单元的核心都是一个压控振荡器VCO，该振荡器可以根据鉴频鉴相器的输出电压不同产生不同频率的时钟信号。MMCM可以实现固定或动态的相位调整。在1600MHz的时候，相位调整步进可低达11.2ps，这样非常适合用于对DDR3等高速大容量存储器的时钟信号的控制。
7系列的FPGA都有32个全局时钟线，这些时钟线具有极高的扇出能力，可以连接到每一个触发器的时钟、时钟使能和时钟缓存。
Artix-7系列块存储器
Artix-7系列FPGA的嵌入式块RAM为双端口的36Kb块RAM，位宽高达72bit。每个M36K有两个完全独立的端口，因此可以实现真正的双端口RAM。不过，在对RAM进行写操作的时候，会影响到读端口的输出。具体则可能出现输出端口上的数据为之前存储的数据，新被写入的数据或保持不变。
每个M36K都能被配置为32K*1、16K*2、8K*4、4K*9（8）、2K*18（16），1K*36（32）或512*72（64）的结构。两个独立的端口可以被配置为不通的位宽。
每个M36K都可以被配置成两个完全独立的18Kb的RAM。每个18Kb的RAM都能被配置成16K*1到512*36的结构。
同时，两个M36K又可以在没有任何其他逻辑消耗的情况下被配置为一个64K*1的双端口RAM。
内建的FIFO控制器可以实现单时钟同步fifo和双时钟（异步）fifo。Fifo的深度和宽度都可以配置，不过需要注意的是fifo的输入和输出总是相同的位宽。
数字信号处理单元
Artix-7系列FPGA内部提供的DSPSlice拥有非常高的性能，为48位高分辨率的28*18的不骂乘法/累加器。拥有可配置的流水线和运算单元，以及专用的级联总线。DSP Slice工作频率可高达741MHz。
IO单元
Artix-7FPGA有高性能IO，最高可支持1688Mb/s的DDR3存储器。
可以被配置为三态用于降低功耗和高速IO操作。
除了供电引脚和一些专用的配置引脚，每个BANK里的IO有相同的IO能力。7系列的FPGA，其IO可以分为宽电压IO标准和高性能两种，宽电压IO可支持1.2V到3.3V的宽电压工作范围。搞性能的IO则支持1.2V到1.8V的工作电压。高性能和宽电压IO以BANK的形式进行分组。每50个引脚一组，每个IO Bank都有一个输出供电引脚，该供电为该bank的输入和输出管脚供电。
收发器
Artix-7系列FPGA有高达16个收发器，其速率为6.6G/s。同时片上集成一个PCIeGen2的硬核，可以配合收发器实现PCIE主机或从机，从而实现高速数据交互。
模数转换器
Artix-7系列FPGA包含一个双通道12位的ADC，其采样速率为1MSPS。我们可以使用该ADC来实现各种板级模拟信息的采集，如电、电流、温度。
通过以上学习，了解了Xilinx Artix-7FPGA的基本结构和性能，在此基础上，就可以充分发挥该器件的特性，设计实用的系统了。
到此为止，关于7A50T开发板上的硬件资源就已经基本学习完成，下一节，将开始Xilinx 的FPGA开发流程的学习。
小梅哥
2016年11月1日星期二于成都市电子科技大学
| 
0
/7 
工商网监
湘ICP备2023018690号
6730
淘帖
赞
回复
显身卡
