Femto TD-LTE基站产品时钟设计注意要点

在做工程设计时，硬件工程师常常遇到一个系统架构里关键芯片的时钟需求多种多样，不仅仅时钟频率多变，时钟格式也是花样繁多。为了既能满足各个关键芯片的时钟指标要求，又能成本最低，硬件工程师们真的是操碎了心。

当硬件工程师遇上Silicon Labs公司推出的Si5338，一切都变简单了，终于不用拿着买白菜的钱操着买卖白粉的心了。Si5338是一款支持iic管理的4路时钟生成器芯片，该芯片可以输出0.16MHz至350MHz任意频率时钟信号。以下来分享笔者使用Si5338的项目案例给大家。

笔者之前接手Femto TD-LTE基站产品的时钟设计项目。Femto TD-LTE基站产品通过固网宽带接入移动核心网，为用户提供包括传统蜂窝移动通信基础业务在内的固定移动融合业务，主要用于家庭及中小型企业等室内场所，增强室内信号覆盖。

该项目产品要求外观尺寸越小越好，减小占地空间；其次作为一个室内型设备功耗要求小于25W；而且客户要求产品架构里涉及到CPU、FPGA、PHY及RF芯片，这几颗芯片需求的时钟信号频率多样，涉及到19.2MHz，25MHz，100MHz，122.88MHz，125MHz这5个频率的时钟信号，选用的时钟芯片需要有宽泛的输出范围并且能同时输出指定频率时钟，便于灵活设计；客户关于产品架构的要求是需涉及到SERDES、CPRI、SYS、DDR共4种类型时钟信号，不同类型时钟信号需求对应的时钟格式也是不一致的比如，SERDES需要LVDS格式，SYS需要CMOS格式，CPRI需要LVPECL格式，DDR需要LVDS格式，选用能输出多种格式时钟信号的时钟芯片可以省去时钟格式转换电路，能灵活配置多种格式，更是增加了设计的便利性。

之所以采用Silicon Labs公司推出的时钟芯片Si5338，是由于其尺寸仅有4X4 mm大小，功耗低至45mA，且可以输出任意频率时钟信号以及多种格式时钟信号，正好符合上述项目的各种要求，且性价比也十分合理。甚至Si5338芯片的各个输出端口的供电电压是可选的，这为系统时钟树设计带来便利，可以依据时钟信号接收端芯片的管脚电压来配置时钟信号供电，这样可以省去电平转换芯片这部分电路。

本次产品时钟树框架如下：

在使用Si5338进行电路设计过程中有以下几个方面需要工程师注意：

原理图设计阶段要点：
1）Si5338的内核供电及各路输出信号的供电电压信号由LDO提供，最小化电源噪声对时钟信号的影响；

2）Si5338各路输出信号的供电电压信号可以共用LDO输出，但是每一路输出都须接入磁珠及电容进行隔离及滤波，避免各路输出信号电源之间串扰；

3）Si5338各个输出端口的配置频率及格式，要依据系统时钟树需求进行统筹规划，同一个芯片的时钟需求尽量放置在一个Si5338芯片上，系统布局上互相靠近的芯片的时钟需求最好也放在一个Si5338芯片上；

4）Si5338芯片通过I2C接口进行配置，芯片外接在CPU芯片的I2C总线上，在设计这部分电路时需要注意CPU芯片I2C总线上外接的其他芯片的地址是否与Si5338冲突，如果有冲突问题，可以选择CPU芯片其他的I2C总线进行挂接。

PCB设计阶段要点：
1）时钟单端信号走线阻抗控制在50欧姆，差分对时钟信号间走线阻抗控制在100欧姆，差分时钟信号每对对内等长走线；

2）Si5338在布局时尽量靠近单端信号接收端芯片，尽量减小单端信号因为走线距离而造成损耗及形变，差分信号较单端信号而言，受较长距离走线引起损耗及形变影响小一些；

3）各路时钟输出信号与接收端芯片的匹配电路尽量靠近接收端芯片；

4）Si5338上的时钟信号远离敏感易变信号，如复位信号，电源信号，高速数据传输信号（2.5Gbps serdes信号，5Gbps的CPRI信号）等；

5）Si5338芯片底下不可有信号穿过，同样芯片背面也不可放置器件。