完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
这两个警告怎么解决，一下是源程序，我做的是三人表决，程序通过，但是仿真的波形不对啊
Warning: No exact pin location assignment(s) for 4 pins of 4 total pins Info: Pin y not assigned to an exact location on the device Info: Pin a not assigned to an exact location on the device Info: Pin c not assigned to an exact location on the device Info: Pin b not assigned to an exact location on the device Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'. 这两个警告怎么解决，一下是源程序，我做的是三人表决，程序通过，但是仿真的波形不对啊 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity bjq3 is port (a,b,c:in std_logic; y:out std_logic); end bjq3 ; architecture one of bjq3 is begin y<=(a and b ) or (a and c) or (b and c ); end one; 
0
已退回2积分
|
|
相关推荐
5个回答
|
|
|
abc和y没有分配管脚
|
|
|
|
|
|
警告写的很明白 是你的管脚没有分配到位，第二警告是未使用引脚的配置，这些和你的功能仿真都没关系，应该还是你的代码问题，我用的是verilog ，vhdl我看不懂
|
|
|
|
|
|
你没有分配管脚，应该到Pin Planner里面把你需要的管脚分配了。由于你编译器的默认设置是未分配管脚默认接地，你需要到Assignments->device->device and pins options->unused pins里面选择未使用管脚输入三态。另外未分配管脚不一定影响RTL级仿真的正确性，你的代码本身就存在问题可能性很大，过程没有嵌套在process里，而且没有时钟沿判断，在gate-level仿真里容易出现毛刺
|
|
|
|
|
|
未分配的管教要设置为三态
|
|
|
|
|
|
分配下管脚就可以了，你没有分配管脚。
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计53：如何测试队列管理功能
260 浏览 0 评论
NVMe高速传输之摆脱XDMA设计52：主要功能测试结果与分析4（NVMe 指令提交与完成机制测试）
891 浏览 0 评论
NVMe高速传输之摆脱XDMA设计51：主要功能测试结果与分析3 nvmePCIe高速存储 PCIe高速存储
561 浏览 0 评论
NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储
542 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1584 浏览 0 评论
4532 浏览 64 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
6538
评论
淘帖
4062
