完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
转
1强烈建议用同步设计; 2在设计时总是记住时序问题; 3在一个设计开始就要考虑到地电平或高电平复位、同步或异步复位、上升沿或下降沿触发等问题,在所有模块中都要遵守它; 4在不同的情况下用if和case; 5在锁存一个信号或总线时要小心; 6确信所有寄存器的输出信号能够被复位/置位; 7永远不要再写入之前读取任何内部存储器(如SRAM) 8从一个时钟到另一个不同的时钟传输数据时用数据缓冲,他工作像一个双时钟FIFO; 9在VHDL中二维数组可以使用,它是非常有用的。在VERILOG中他仅仅可以使用在测试模块中,不能被综合; 10遵守register-in register-out规则; 11像synopsys的DC的综合工具是非常稳定的,任何bugs都不会从综合工具中产生; 12确保FPGA版本与ASIC的版本尽可能的相似,特别是SRAM类型,若版本一致是最理想的; 13在嵌入式存储器中使用BIST; 14虚单元和一些修正电路是必需的; 15一些简单的测试电路也是需要的,经常在一个芯片中有许多测试模块; 16除非低功耗不要用门控时钟; 17不要依靠脚本来保证设计。但是在脚本中的一些好的约束能够起到更好的性能(例如前向加法器); 18如果时间充裕,通过时钟做一个多锁存器来取代用MUX; 19不要用内部tri-state, ASIC需要总线保持器来处理内部tri-state; 20在top level中作pad insertion; 21选择pad时要小心(如上拉能力,施密特触发器,5伏耐压等); 22小心由时钟偏差引起的问题; 23不要试着产生半周期信号; 24如果有很多函数要修正,请一个一个地作,修正一个函数检查一个函数; 25在一个计算等式中排列每个信号的位数是一个好习惯,即使综合工具能做; 26不要使用HDL提供的除法器; 27削减不必要的时钟。它会在设计和布局中引起很多麻烦,大多数FPGA有1-4个专门的时钟通道; |
|
|
|
嵌入式学习-飞凌嵌入式ElfBoard ELF 1板卡-spi编程示例之spi编写程序
421 浏览 0 评论
《DNK210使用指南 -CanMV版 V1.0》第三十七章 image图像对比实验
406 浏览 0 评论
398 浏览 1 评论
465 浏览 0 评论
关于RT-Thread studio添加freemodbus控件失败的问题
739 浏览 1 评论
【youyeetoo X1 windows 开发板体验】少儿AI智能STEAM积木平台
11636 浏览 31 评论
浏览过的版块 |
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-8 05:22 , Processed in 0.474826 second(s), Total 62, Slave 45 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号