完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
`例说FPGA连载30:PLL例化配置与LED之功能概述 特权同学,版权所有 配套例程和更多资料下载链接: http://pan.baidu.com/s/1c0nf6Qc 本实例使用Quartus II中用于例化IP核的Megafunction配置一个PLL模块,PLL模块产生的25MHz时钟进行24位循环计数,24位计数器的最高位赋值给连接到LED指示灯的引脚上,由此实现了LED以固定频率闪烁的效果。 该实例的功能框图如图3.1所示。FPGA外部引脚的复位信号进入FPGA后,首先做了一次“异步复位,同步释放”的处理,然后这个复位信号输入到PLL模块,在PLL模块输出时钟有效后,它的锁定信号locked就会拉高,我们以此信号作为系统的复位信号,因此也做了“异步复位,同步释放”的处理。PLL的输入时钟为FPGA外部晶振产生的时钟信号,它经过PLL处理后产生一个25MHz的时钟信号,24位计数器在这个PLL时钟的“节拍”下不停的计数。 |
|
相关推荐
|
|
只有小组成员才能发言,加入小组>>
879个成员聚集在这个小组
加入小组4483 浏览 0 评论
特权同学 Verilog边码边学 Lesson01 Vivado下载与安装
2594 浏览 1 评论
玩转Zynq连载50——[ex69] FIR滤波器IP仿真实例
4270 浏览 2 评论
玩转Zynq连载49——[ex68] MT9V034摄像头的图像FFT滤波处理
5218 浏览 1 评论
玩转Zynq连载48——[ex67] Vivado FFT和IFFT IP核应用实例
5205 浏览 0 评论
1905浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-2 23:24 , Processed in 0.532454 second(s), Total 70, Slave 50 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号