完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
小白刚入门FPGA2个月。。。
现在我的工程经过modelsim仿真后,数据初步验证是没问题的,然后添加了简单的全局约束,时序报告显示slack都是正数,没有报错。接着系统自动布线,但是,现在问题出现了。。。1. 为什么我在点击 ‘Generate Post-Map Simulation Model' 之后,警告出现: NCD is not completely routed, some delays may be inaccurate. 布线不是自动完成了吗?? 2. 现在还没分配管脚,我的程序是2比特数据输入,16比特数据输出的,手头有一个virtex-7板子,那么输入输出需要用什么管脚接口。。是普通的IO口么??还是用Uart,PCIe这些?? 分配管脚里面的I/O std是什么东西,直接用默认的可以不??有什么资料可以查?感觉布局布线和分配管脚的资料蛮少的undefined 3. 以后可能要用chipshope 看数据,额,不用写testbench的话,那怎么设置输入(输入的每个数据长度为4bit)undefined,是不是一定要完全布局布线和完成管脚分配之后才能用chipshope 看数据? 我之前一直都是负责把算法转换为verilog,modelsim的数据正确就没做下去。。所以后面的步骤真的是一脸懵逼。。 |
|
相关推荐 |
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1367 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1046 浏览 0 评论
2442 浏览 1 评论
2146 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2408 浏览 0 评论
1878 浏览 49 评论
6017 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 08:10 , Processed in 0.771348 second(s), Total 69, Slave 53 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号