【转】TTL逻辑门与普通逻辑门有什么区别

2016-8-23 21:39:46 3151 TTL

0 一．TTL TTL集成电路的主要型式为晶体管－晶体管逻辑门（transistor-transistor logic gate）,TTL大部分都采用5V电源. 1.输出高电平Uoh和输出低电平Uol Uoh≥2.4V,Uol≤0.4V 2.输入高电平和输入低电平 Uih≥2.0V,Uil≤0.8V 二．CMOS CMOS电路是电压控制器件,输入电阻极大,对于干扰信号十分敏感,因此不用的输入端不应开路,接到地或者电源上.CMOS电路的优点是噪声容限较宽,静态功耗很小. 1.输出高电平Uoh和输出低电平Uol Uoh≈VCC,Uol≈GND 2.输入高电平Uoh和输入低电平Uol Uih≥0.7VCC,Uil≤0.2VCC （VCC为电源电压,GND为地）从上面可以看出: 在同样5V电源电压情况下,COMS电路可以直接驱动TTL,因为CMOS的输出高电平大于2.0V,输出低电平小于0.8V；而TTL电路则不能直接驱动 CMOS电路,TTL的输出高电平为大于2.4V,如果落在2.4V～3.5V之间,则CMOS电路就不能检测到高电平,低电平小于0.4V满足要求,所以在TTL电路驱动COMS电路时需要加上拉电阻.如果出现不同电压电源的情况,也可以通过上面的方法进行判断. 如果电路中出现3.3V的COMS电路去驱动5V CMOS电路的情况,如3.3V单片机去驱动74HC,这种情况有以下几种方法解决,最简单的就是直接将74HC换成74HCT（74系列的输入输出在下面有介绍）的芯片,因为3.3V CMOS 可以直接驱动5V的TTL电路；或者加电压转换芯片；还有就是把单片机的I/O口设为开漏,然后加上拉电阻到5V,这种情况下得根据实际情况调整电阻的大小,以保证信号的上升沿时间. 三．74系列简介 74系列可以说是我们平时接触的最多的芯片,74系列中分为很多种,而我们平时用得最多的应该是以下几种：74LS,74HC,74HCT这三种,这三种系列在电平方面的区别如下：输入电平输出电平 74LS TTL电平 TTL电平 74HC COMS电平 COMS电平 74HCT TTL电平 COMS电平 ++++++++++++++++++++++++++++++++++++ TTL和CMOS电平 1、TTL电平(什么是TTL电平)：输出高电平>2.4V,输出低电平=2.0V,输入低电平 Vih,输入低电平 Vih > Vt > Vil > Vol 6：Ioh：逻辑门输出为高电平时的负载电流（为拉电流）. 7：Iol：逻辑门输出为低电平时的负载电流（为灌电流）. 8：Iih：逻辑门输入为高电平时的电流（为灌电流）. 9：Iil：逻辑门输入为低电平时的电流（为拉电流）. 门电路输出极在集成单元内不接负载电阻而直接引出作为输出端,这种形式的门称为开路门.开路的TTL、CMOS、ECL门分别称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE）,使用时应审查是否接上拉电阻（OC、OD门）或下拉电阻（OE门）,以及电阻阻值是否合适.对于集电极开路（OC）门,其上拉电阻阻值RL应满足下面条件：（1）：RL < （VCC－Voh）/（nIoh＋mIih）（2）：RL > （VCC－Vol）/（Iol＋m*Iil）其中n：线与的开路门数；m：被驱动的输入端数. 10：常用的逻辑电平 ·逻辑电平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等. ·其中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列（5V TTL和5V CMOS）、3.3V系列,2.5V系列和1.8V系列. ·5V TTL和5V CMOS逻辑电平是通用的逻辑电平. ·3.3V及以下的逻辑电平被称为低电压逻辑电平,常用的为LVTTL电平. ·低电压的逻辑电平还有2.5V和1.8V两种. ·ECL/PECL和LVDS是差分输入输出. ·RS-422/485和RS-232是串口的接口标准,RS-422/485是差分输入输出,RS-232是单端输入输出. ++++++++++++++++++++++++++++ OC门,又称集电极开路（漏极开路）与非门门电路,Open Collector（Open Drain）. 为什么引入OC门? 实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上,将这些与非门上的数据（状态电平）用同一条导线输送出去.因此,需要一种新的与非门电路--OC门来实现“线与逻辑”. OC门主要用于3个方面： 1、实现与或非逻辑,用做电平转换,用做驱动器.由于OC门电路的输出管的集电极悬空,使用时需外接一个上拉电阻 Rp到电源VCC.OC门使用上拉电阻以输出高电平,此外为了加大输出引脚的驱动能力,上拉电阻阻值的选择原则,从降低功耗及芯片的灌电流能力考虑应当足够大；从确保足够的驱动电流考虑应当足够小. 2、线与逻辑,即两个输出端（包括两个以上）直接互连就可以实现“AND”的逻辑功能.在总线传输等实际应用中需要多个门的输出端并联连接使用,而一般TTL门输出端并不能直接并接使用,否则这些门的输出管之间由于低阻抗形成很大的短路电流（灌电流）,而烧坏器件.在硬件上,可用OC门或三态门（ST门）来实现. 用OC门实现线与,应同时在输出端口应加一个上拉电阻. 3、三态门（ST门）主要用在应用于多个门输出共享数据总线,为避免多个门输出同时占用数据总线,这些门的使能信号（EN）中只允许有一个为有效电平（如高电平）,由于三态门的输出是推拉式的低阻输出,且不需接上拉（负载）电阻,所以开关速度比OC门快,常用三态门作为输出缓冲器. +++++++++++++++++++++++++++++++++++++ 什么是OC、OD? 集电极开路门(集电极开路 OC 或漏极开路 OD) Open-Drain是漏极开路输出的意思,相当于集电极开路(Open-Collector)输出,即TTL中的集电极开路（OC）输出.一般用于线或、线与,也有的用于电流驱动. Open-Drain是对MOS管而言,Open-Collector是对双极型管而言,在用法上没啥区别. 开漏形式的电路有以下几个特点： a. 利用外部电路的驱动能力,减少IC内部的驱动. 或驱动比芯片电源电压高的负载. b.可以将多个开漏输出的Pin,连接到一条线上.通过一只上拉电阻,在不增加任何器件的情况下,形成“与逻辑”关系.这也是I2C,SMBus等总线判断总线占用状态的原理.如果作为图腾输出必须接上拉电阻.接容性负载时,下降延是芯片内的晶体管,是有源驱动,速度较快；上升延是无源的外接电阻,速度慢.如果要求速度高电阻选择要小,功耗会大.所以负载电阻的选择要兼顾功耗和速度. c. 可以利用改变上拉电源的电压,改变传输电平.例如加上上拉电阻就可以提供TTL/CMOS电平输出等. d. 开漏Pin不连接外部的上拉电阻,则只能输出低电平.一般来说,开漏是用来连接不同电平的器件,匹配电平用的. 正常的CMOS输出级是上、下两个管子,把上面的管子去掉就是OPEN-DRAIN了.这种输出的主要目的有两个：电平转换和线与. 由于漏级开路,所以后级电路必须接一上拉电阻,上拉电阻的电源电压就可以决定输出电平.这样你就可以进行任意电平的转换了. 线与功能主要用于有多个电路对同一信号进行拉低操作的场合,如果本电路不想拉低,就输出高电平,因为OPEN-DRAIN上面的管子被拿掉,高电平是靠外接的上拉电阻实现的.（而正常的CMOS输出级,如果出现一个输出为高另外一个为低时,等于电源短路.） OPEN-DRAIN提供了灵活的输出方式,但是也有其弱点,就是带来上升沿的延时.因为上升沿是通过外接上拉无源电阻对负载充电,所以当电阻选择小时延时就小,但功耗大；反之延时大功耗小.所以如果对延时有要求,则建议用下降沿输出。 10
举报淘帖0 只看该作者相关推荐 • 构建自己的逻辑门学习套件 1316 • 在FPGA中实现基本逻辑门并验证其功能 6133 • 时序电路与普通逻辑电路有什么区别呢 2029 • TTL逻辑门与普通逻辑门的区别是什么？ 2920 • 【数字电路】关于逻辑或门的电路设计教程 4669 • 【数字电路】关于逻辑或门的教程分析 2688 • 如何检查AND门的逻辑门？ 1646 • 利用各种方式实现逻辑门 2208 • FPGA和逻辑门的关系 2420 • 逻辑门及组合逻辑电路实验 4375 2条评论发表评论只看该作者

王++ · 2016-9-6 14:50:14 沙发

赞回复举报

王栋春 · 2016-9-6 20:31:46 板凳 ╬→選萚发表于 2016-9-6 14:50 请拿出点诚意来回复好吗尊重一下别人的劳动成果好吗你这个样子回复我十分不爽小心我举报你

赞回复举报