完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
3211
|
每当 dis_data有变化就产生一个 高脉冲该怎么写啊
我知道我这个写的是不对的,只是做个示范 always @(dis_data) begin start <= 1'b0; start <= 1'b1; start <= 1'b0; end assign start = (dis data1 != dis_data)?1'b1:1'b0;这个也是不行的，因为脉冲宽度不可控。 我是采集输入信号的变化，最好用组合逻辑实现 如果用时序逻辑实现就会产生一个始终周期的误差。 
0
|
|
相关推荐
5个回答
|
|
|
对dis_data进行边缘检测（上升或下降沿），检测到的话，拉高start，一个时钟后再拉低就行。这个用组合逻辑实现，我是不会
|
|
|
|
|
|
reg [7:0]count=0;
assign start = (count !=1'b0)?1'b1:1'b0; always @(posage clk) begin if(count==8'd10)count<=1'b0; else if(dis_data||(count!=0)) count<=count+1'b1; else count<=count; end |
|
|
|
|
|
count的大小就是脉冲宽度。count=1时，就是一个时钟的脉冲宽度。
|
|
|
|
|
|
always @(posedge clk)
begin dis_data_dly <= dis_data; end assign pos_dis = (dis_data_dly == 0)&&(dis_data == 1) 这个是采上升沿的 你参考下，clk要和dis_data是同源的 |
|
|
|
|
|
采双沿 assign = (dis_data_dly ！= dis_data )
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储
252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1501 浏览 0 评论
907 浏览 0 评论
855 浏览 0 评论
658 浏览 0 评论
4427 浏览 63 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1575
