完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
`如题，倍频达到高工作频率后，采用计数分别记高低电平时间，低电平计数完成就置高，再计数，完成了再置低，这样子产生宽度可调的脉冲由IO输出，这样子的脉冲做不到很抖么？用cyclone4c6的试了一下，倍频200mhz频率输出200ns脉宽，结果上升沿大概40ns了。FPGA有啥方法产生纳秒级宽度可调窄脉冲么 ` 
1
|
|
相关推荐
3个回答
|
|
|
换用更好的FPGA。
|
|
|
|
|
|
|
|
|
|
|
|
尽量减小后级分布电容，电感，PCB引线最短。
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储
252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1501 浏览 0 评论
907 浏览 0 评论
855 浏览 0 评论
658 浏览 0 评论
4427 浏览 63 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
8365
评论
淘帖
13879
