电路设计漫谈

电路

第一回：境界层数

传统的武功都分若干层，好像大多是7-9层吧，呵呵。这电路设计的功力也一样，印象中有dx分过4-9层。俺这也不免俗，根据自己的经验把它分成了5层。

第1层：初步入门。做什么都难。大多时间是借鉴前人或能找到的设计。仿制的过程中来理解电路的架构类型。能拿到一个可直接用的电路很兴奋。经常看些2-3流杂志上的实际例子。做些笔记什么的。经常参加各种会议讲座。设计出来的板子一堆飞线。总是疑惑为啥电路图或者逻辑设计一样，怎么出来的性能总比不上原设计。

第2层：做了几年后有了感觉。了解了电路设计需要遵循的一些实际原则。开始能独立完成一个系统，即使是新的算法或者协议也能实现。设计一个电路有点随心所欲。觉得这电路设计也就那么会事，什么东西只要有时间都能做出来。但细节的考虑不周（细节这个词可能有误导，其实并不像字面那样简单）。做出的东西长期稳定性和可靠性不见得理想。

第3层：觉得做什么都要慎重。再简单的东西设计好了，成为批量生产的可靠产品都不容易。即使做个分频器也要分析半天。不管大小project都先仔细做architecture spec，都想事前先做仿真。注重步骤和过程的严谨。以一种敬畏的态度对待大大小小的设计项目。

知道了R和D的不同。明白做个项目主要80%的部分用20%的时间就可完成。而余下的20%要花80%的时间。当别人说这个项目简单花不了多少时间时，也不愿意与其争论。

第4层：常回过头来看看以前的教科书。比如电磁学上电容的原理。有了些以前不管上学还是应用时没有过的领悟。
注重可重复性设计，测试结果跟仿真的比较。积累仿真与实现一致性的经验。

能准确抓住一个项目的框架结构，主要的和需要仔细分析对待的部分。并能分清哪些可以不用花太多时间和精力。
开始琢磨一些新的协议或者想独创点什么。

第5层：只是一个工具和过程,用它来赚钱养家。跟去养猪种菜一样，是谋生或者用来创业的一个手段
开始研究电子管，做点自己喜欢的东西

VVX · 2016-7-28 14:57:16

第二回：需要仿真吗，仿真怎么不管用？
早期设计电路时没有仿真这个概念，尤其是低速数字设计时。并不是这个不重要。感觉到仿真的重要性是在设计一个3GHz速率的电路时。

大多数情况下，或者初次使用仿真时总是感觉仿真的结果跟最后的测试对不上。尤其在做模拟电路的仿真时，比如运放等组成的放大电路。这其实不是仿真的问题而是 1）model的准确性 2）对实际电路的描述。

第一个比较容易理解。一个仿真是否可靠，与使用的model直接相关。你怎么描述电阻？电阻在你眼里是否就是一个R值？其实电阻是有寄生电感和电容的。电容有lead inductance和shunt resistance。有做RF的人讲如果不是将每个没用过的电阻电容测试一下，就不敢用它做设计或者用它的标准model做仿真。

你怎么看待电路图？电路图是否代表了所有设计信息？不是的。电路图只是给你了一个所有集中参数元件的连接顺序。大家知道电路的实质是用电场和磁场描述的。而电场和磁场的相互作用跟携带他们物体（元器件）的空间相对位置有关。也就是这些元器件的摆放位置，方向，和公用的通路（地，电源）会对电磁场的行为产生影响。所以一个电路图只是携带了有限的设计信息，至少不是全部！

具体来说，每个信号loop的大小和相互作用，在公用通路上的相互耦合，电感等元件产生的磁场对其他电路的影响，大信号（比如控制的输出）对小信号（被检测的弱信号）回路的影响，等等都是应该考虑的。有时大家在纠缠数模混合设计是否该分地和怎么分，其实你把每个信号都看成有一个loop，该loop会影响别人，也会被别人影响，分析起来就清晰多了。地和电源符号的使用往往使设计者忽略的这一因素。

一般做仿真会从电路图开始编写仿真的描叙。更有甚者有的人想用自动软件直接从电路图得到spice的网表。其实电路图并没有告诉你元器件是怎样连接的，除了告诉你他们的连接顺序外。电路图上表示的是一根线，虽然你做仿真时已经考虑到了一个trace可以用传输线来描述。但在不同频率下介电常数不是个常量，趋肤效应使得高频下的trace thickness发生了变化。过孔对高频影响最甚，过孔的model到现在也没个精确的数学模型。过孔中non-functional pad产生的寄生电容，你是否想着model了？via stub呢？记得几年前公司招一个人对他面试，他说起他的博士论文就是研究过孔的model。

所以仿真不是一个简单的事情。专业的公司有专门的modeling和仿真的工程师。做仿真不是学会了用仿真软件就可以做的。就像比尔盖茨用basic能写出MS来一样。

当你仿真的结果跟最后测试不一致时，可以考虑一下上边提到的两个问题。有篇文章说，一个简单的放大电路，在一般人眼里是几个电阻和一个运放器件。在一个有经验的工程师眼中是一个有若干传输线，寄生参数，干扰源，干扰回路，以及非线性的复杂网络。当你看到电路图背后隐含的那些复杂网络时，做仿真才能对你有帮助。

另外两点：
1）仿真不能替你设计电路，它只能验证你的设计和你期待的结果是否相符
2）仿真不只是验证工具，它的最终目的是代替大部分实验台的作用

通常的设计流程是设计电路，仿真，实现，测试。当你发现测试结果跟仿真不相符时，你可能接下就修改电路版上的电路，加点电容拉，去掉噪声了，调整放大倍数拉，使得最后得到你的指标。然后就去修改电路图，再制版去了。且慢！这时你可能丢掉了一次非常珍贵的使你的水平提高到另一层次的机会！

正确的做法是测试结果与仿真不相符时，在确认不是制造和测试引起的之后，

a）先根据实际情况调试你的仿真（可能是模型，可能是对实现的描述）使得仿真跟测试在预计的误差之内
b)在仿真平台上调试你的设计，使得达到预期指标的仿真结果
c）根据仿真所做的修改来相应调试实际电路达到预期的指标。

以上3步可能要需要有几个来回。这样最后做到仿真和实际测试一直后，你就积累了完全描述这个设计的仿真知识库和经验。下次做类似设计时，大大提高了你的一次设计成功率。最后的目的是达到在工作站上进行设计和调试，而不是在LAB的实验台上。

话是这么说，可有多少人这么做，有多少人相信这么做有价值呢？进度的压力，懒惰的惯性，认识的深度。。。。。。所以大侠永远是少数，呵呵。

VVX · 2016-7-28 14:59:14

第三回：数字与模拟，从事哪一行？数字化是发展的趋势。从磁带到CD MP3，从模拟电视到HDTV，模拟通信到数字通信。电路设计也是一样，越来越多的是数字电路。但大家可能都明白，一是模拟永远省略不了，因为现实世界的物理量和我们的感知都是模拟量。所以要完整掌握一个系统的设计，模拟数字都需要。第二点：随之数字化的频率越来越高，所谓的数字信号也要以模拟电路的设计原则来对待。即使是低频数字信号，如果它的变化沿很快，所隐含的高频分量也非常丰富，还是要作为模拟信号来对待。通信协议的第一层都是模拟的技术来实现。

数字设计的第一层次是对系统实现和逻辑的掌握。各种设计方法系统级的如各种总线技术，MCU系统，电源系统，互联系统，时钟处理，背板等。芯片级的设计如 state machine，pipeline，FIFO，Queue等。感觉数字通信中主要是对帧和系统同步等的操作。数字交换机主要的是对memory的操作。管理用memory组成各种table，queue，FIFO，buffer等。

第二层次可能是对算法和协议的理解与实现。这时你可能对逻辑设计已经得心应手了。主要的是在一定的cost下实现某个算法或协议。容易忽略的可能是可测试性和可诊断性的设计。

初步进入职场的话，数字比较容易点。懂点数字逻辑，MCU的编程就可找到不少的饭碗机会。

感觉做一个合格的模拟设计工程师需要更多的锤炼。并不是说数字设计容易。数字设计可能最后是复杂性，性能与cost的平衡，功耗，算法协议的有效和可靠性等层次的问题。在具体的逻辑层面和实现层面作为设计工程师要么没太多再发挥的余地，要么不需要介入太深（上一回说的simulation的因素除外）。而模拟可能一直得与基本层面的问题打交道，比如材料特性，性能的trade-off，电路结构，实现方式，新颖有效的电路形式，布线等等。随着半导体工艺的不断进步，对数字设计工程师的影响相对小些。而对模拟设计的影响有时是基本的。到现在你还可以就运放，ADC，PLL等基本器件的实现在IEEE上发表论文或去做博士研究。除了严谨的训练外，经验的积累在模拟设计中的作用不容忽视。论坛上有几篇比较好的经验总结的帖子。在这引用一下。

一段

   你刚开始进入这行，对PMOS/NMOS/BJT什么的只不过有个大概的了解，各种器件的特性你也不太清楚，具体设计成什么样的电路你也没什么主意，你的电路图主要看国内

杂志上的文章，或者按照教科书上现成的电路，你总觉得他们说得都有道理。你做的电路主要是小规模的模块，做点差分运放，或者带隙基准的仿真什么的你就计算着发文章

，生怕到时候论文凑不够。总的来说，基本上看见运放还是发怵。你觉得spice是一个非常难以使用而且古怪的东西。

   二段

   你开始知道什么叫电路设计，天天捧着本教科书在草稿纸上狂算一气。你也经常开始提起一些技术参数，Vdsat、lamda、early voltage、GWB、ft之类的。总觉得有时

候电路和手算得差不多，有时候又觉得差别挺大。你也开始关心电压，温度和工艺的变化。例如低电压、低功耗系统什么的。或者是超高速高精度的什么东东，时不时也来上

两句。你设计电路时开始计划着要去tape out，虽然tape out看起来还是挺遥远的。这个阶段中，你觉得spice很强大，但经常会因为AC仿真结果不对而大伤脑筋。



   三段

   你已经和PVT斗争了一段时间了，但总的来说基本上还是没有几次成功的设计经验。你觉得要设计出真正能用的电路真的很难，你急着想建立自己的信心，可你不知道该

怎么办。你开始阅读一些JSSC或者博士论文什么的，可你觉得他们说的是一回事，真正的芯片或者又不是那么回事。你觉得Vdsat什么的指标实在不够精确，仿真器的缺省设置

也不够满足你的要求，于是你试着仿真器调整参数，或者试着换一换仿真器，但是可它们给出的结果仍然是有时准有时不准。你上论坛，希望得到高手的指导。可他们也是语

焉不详，说得东西有时对有时不对。这个阶段中，你觉得spice虽然很好，但是帮助手册写的太不清楚了。



   四段

   你有过比较重大的流片失败经历了。你知道要做好一个电路，需要精益求精，需要战战兢兢的仔细检查每一个细节。你发现在设计过程中有很多不曾设想过的问题，想

要做好电路需要完整的把握每一个方面。于是你开始系统地重新学习在大学毕业时已经卖掉的课本。你把能能找到的相关资料都仔细的看了一边，希望能从中找到一些更有启

发性的想法。你已经清楚地知道了你需要达到的电路指标和性能，你也知道了电路设计本质上是需要做很多合理的折中。可你搞不清这个“合理” 是怎么确定的，不同指标之

间的折中如何选择才好。你觉得要设计出一个适当的能够正常工作的电路真的太难了，你不相信在这个世界上有人可以做到他们宣称的那么好，因为聪明如你都觉得面对如此

纷杂的选择束手无策，他们怎么可能做得到？这个阶段中，你觉得spice功能还是太有限了，而且经常对着"time step too small"的出错信息发呆，偶尔情况下你还会创造出

巨大的仿真文件让所有人和电脑崩溃。



   五段

   你觉得很多竞争对手的东西不过如此而已。你开始有一套比较熟悉的设计方法。但是你不知道如何更加优化你手头的工具。你已经使用过一些别人编好的脚本语言，但

经常碰到很多问题的时候不能想起来用awk或者perl搞定。你开始大量的占用服务器的仿真时间，你相信经过大量的仿真，你可以清楚地把你设计的模块调整到合适的样子。有

时候你觉得做电路设计简直是太无聊了，实在不行的话，你在考虑是不是该放弃了。这个阶段中，你觉得spice好是好，但是比起 fast spice系列的仿真器来，还是差远了；

你开始不相信AC仿真，取而代之的是大量的transient仿真。



   六段

   你开始明白在这个世界中只有最合适的设计，没有最好的设计。你开始有一套真正属于自己的设计方法，你会倾向于某一种或两种仿真工具，并能够熟练的使用他们评

价你的设计。你开始在设计中考虑PVT的变化，你知道一个电路从开始到现在的演化过程，并能够针对不同的应用对他们进行裁减。你开始关注功耗和面积，你tape out的芯片

开始有一些能够满足产品要求了。但是有时候你还是不能完全理解一些复杂系统的设计方法，并且犯下一些愚蠢的错误并导致灾难性后果。你开始阅读 JSSC时不只是挑一两片

文章看看，或许把JSSC作为厕所读物对你来说是一个不错的选择。在这个阶段中，你觉得spice是一个很伟大的工具，你知道如何在spice中对精度和速度做合理的仿真，并随

时做出最合适的选择。



   七段

   你开始真正理解模拟电路设计的本质，无论对于高精度系统还是高速度系统都有自己独有的看法和经验。你可以在系统级对不同的模块指标进行折中以换取最好的性能

。你会了解一个潜在的市场并开始自己的产品定义，并且你知道只要方法正确，你设计出的产品会具有很好的竞争力。你可以从容的从头到脚进行整个电路的功能和指标划分

，你了解里面的每一个技术细节和他们的折中会对于你的产品有怎样的影响。你开始关注设计的可靠性。在这个阶段中，你觉得spice是一个很实用的工具，并喜欢上了蒙特卡

洛仿真，但你还是经常抱怨服务器太慢，虽然你经常是在后半夜运行仿真。



   八段

   这个时候成功的做出一个芯片对你来说是家常便饭，就象一名驾驶老手开车一样，遇到红灯就停、绿灯就行。一个产品的设计对于你来说几乎都是无意识的。你不需要

再对着仿真结果不停的调整参数和优化，更多时候之需要很少量的仿真就可以结束一个模块的设计了。你能够清楚地感觉到某一个指标的电路模块在技术上是可能的还是不可

能的。你完全不用关心具体模块的噪声系数或者信噪比或者失真度。你只需要知道它是可以被设计出来就可以了，更详细的技术指标对你来说毫无意义。你开始觉得JSSC上的

东西其实都是在凑数，有时候认为JSSC即使作为厕纸也不合格(太薄太脆)。你觉得spice偶尔用用挺好的，但是实在是不可靠，很多的时候看看工作点就差不多够了。



   九段

   这时候的你对很多电路已经料如指掌，你可以提前预知很多技术下一轮的发展方向。一年你只跑上几次仿真，也可能一仿真就是几年。你很少有画电路图的时候，多数

时间你在打高尔夫或是在太平洋的某个小岛钓鱼。除了偶尔在ISSCC上凑凑热闹，你从不和别人说起电路方面的事，因为你知道没人能明白。

模拟和数字有时也没有一个清晰的分界点。ADC有人就用lousy的analog电路，然后通过数字算法提高其精度。delta-sigma的ADC也是利用了over-sampling和DSP的算法来降低噪声。

如果说非高速（这个点各有理解）数字电路凭经验可以直接设计电路的话，模拟电路如果不做仿真可能就不是严肃的设计。

假如一生都从事电路方面的技术工作，似乎掌握一些模拟的技术比较有价值。年轻的后来者在数字设计方面比较容易上手而达到某个程度，而在模拟领域可能需要侵淫更久的时间。当然，国内的公司对大多人来说技术只是个台阶，做到一定程度要么转行要么去做管理（官）。没有一个合理的价值体系，技术的积累和重视人才只是虚假的空谈。像IBM,CISCO，INTEL，HP，TEK等公司，他们有跟管理阶层相对应的技术进阶体系。最后技术职位的地位和利益不亚于对应的管理高位。这样就拥有了一批喜欢和愿意从事技术的人才，也使得他们有丝毫不逊色的利益保证。

VVX · 2016-7-28 14:59:49

第四回：进修有感
电子这行业发展太快，你在大学学的内容大概没几年就不合时宜了。更别说不少大学的课程和老师也陈旧得很。工作几年后，甚至一工作就有去进修的必要进修有多种方式。1）自己看书啃 2）上培训班 3）在公司跟老一辈学习，等等。各有利弊。

自己看书可以掌握进度，专攻急需的部分。像当年林总提的学毛语录那样：活学活用，急用先学，立竿见影。切忌从头看到尾，只学不用。个人的体会是对那些马上用不到的先别花太多时间，大概其了解就行。要把目前需要的研究深刻，并且马上试验。不然花了时间不说，过几年再用时还得从头学起，因为只看不用没啥作用。看书一定要找真正有实践经验的大侠写的书。那些只是会写文章没做过项目产品的人写的，最好敬而远之：一堆书公式数学，什么都谈的很深很细，但没有重点。其实看书不如研究相关公司application engineer写的application note。那些东西的价值和实用性很高。当然又有应用的经验，又能上升到理论分析的dx们的著作另当别论。

上培训班，如果是有实践经验的人讲的话，还是很有价值的。价值在于你可以得到他的经验，并与之探讨。有时几分钟的探讨和QA比起你自己摸索很久来的有价值。如果做IC之类的设计的话，强烈建议大家考虑在网上上一下伯克利的IC课程。近代EDA和IC设计，该校是圣地。那些老师们和电子技术一起走过来的，他们的讲座能使你了解到技术的精髓。该校位于硅谷跟若干大IC公司有很强的互动。他们的好多学生出来开了很多成功的公司。伯克利课程的另一特点是课堂的互动。有好多有工作经验的工程师们回去深造，你可以像置身课堂一样随着那些高手们的QA而更深入了解一些你自己学习看不到的深度和经验。大多数时候你感兴趣或者不明白的疑惑，总有人提问或者老师回问。听这种课是一享受，呵呵。建议数字IC去听Rabaey的课。就是写Digital Integrated Circuits A Design Perspective 这本书的教授（顺便说一下，中文这本书译为“数字集成电路设计透视”。透视俩字怎么都觉得别捏。感觉perspective应该是“从x出发，面向x” 的意思。建议尽量看原版，一是翻译者的水品有可能损害了原文的风格甚至意义，二者现代技术是用英文写成的。如果想长期从事这一行，还是应该掌握描述它的语言。就像你要做软件设计需要掌握C一样。）. 模拟的话伯克利有好几个大家，本人比较喜欢 Broderson和Ali的课。他们讲课比较清晰有节奏，讲话也幽默，不觉枯燥。即使不做IC设计，做板级和系统的设计，研究一下IC的相关知识也很有帮助。比如模拟IC的课程可使你对噪声，干扰，稳定性，以及器件指标的含义有更深的理解。

跟公司老一辈学习是最直接的了。这点没啥可说的。只是提一点：当一个设计A也行B也行时，如果前辈们说A好，你觉得自己提的B好。这时别扭着劲非说要B。最好仔细想想A到底有什么好处。设计的目的不是设计本身：是产品，是可制造可重复可档案化可规范化可系列化可简化售后稳定性。。。。。。的产品！你的B从设计角度来看没什么问题，但可能缺了后边中的某一样。

VVX · 2016-7-28 15:00:24

第五回：示波器
测量是电路设计最基本的技术。但不正确的测量仪器选择和方式，不止是得不到正确的测试结果，关键还会给你带来很大的误导。
常用的测量仪器莫过示波器了。一个简单的问题：测量100MHz的正弦信号应该用多大带宽的示波器？这个问题本身实际上提得就不准确。任何示波器的带宽都是基于一定误差来说的。一般示波器的带宽是指的其3dB带宽，即最大幅度下降到70%左右的带宽.所以如果用100MHz带宽测试100MHz的信号，测量误差就至少是30%。做个幅度与频率的简单衰耗图，你会发现如果要求3%的精度，测量100MHz信号的带宽需要大约 3x100MHz。一个经验的说法：为了保持幅度误差合理，示波器和探头组合的带宽应该至少为待测信号带宽的3到5倍。为了保证幅度误差小于1％，示波器的带宽应该至少为信号带宽的5倍。当然这是用示波器来较为精确的测试信号的幅度来讲。如果只是debug，尤其是数字电路的逻辑，则要求就没那么严格了。

怎么样来对待低频信号的上升时间？有时大家遇到这样的问题：信号频率不高，所以布线就没怎么讲究。结果最后做出来的电路发现，要么串扰大，要么有很大的反射过冲等。这是你就该检查信号的上升下降时间了。快速的上下降沿有丰富的高频信号频率。这是的信号应该当作高速信号处理。一个常用的带宽算法：带宽=2.2/(2Pi * tr)=0.35/tr. 如果信号的上升沿是1ns，则等效带宽接近350MHz！精确测量这个上升时间的示波器带宽至少要3×350MHz。

探头的使用也要注意。对于高频（包括有快速变化沿的低频信号），探头的接地十分重要。切忌用地线夹子随意找个接地点。要就近接地。一个简单的方法是用裸线缠绕在探头上就近找个地。在电路图和PCB设计时，不只要考虑测试点，还要有就近的测试接地点。这点往往在设计时容易忽视。对于差分信号，最好用专用的差分探头。用普通探头的话，通道间的skew会影响测试结果。当然低频差分信号应该还好。

做jitter的测量需要有更专门的技术，有时间的话在以后的话题中再聊普普通通一个示波器，其实具有丰富的功能。灵活应用各种触发，测量，记忆等功能可以给你带来事半功倍的效果。多话点时间研究一下会受益很大。IT泡沫破灭后的那几年，好多关门公司的仪器拍卖。为了做事方便在拍了台模拟示波器。后来又拍了台TEK TDS5000系列的数字示波器。可惜后者在做完一个项目后就挂了。电源坏了。拆开了试图修理一下，一看太复杂也就作罢了。后来又进了台有不同故障的同类示波器，想把他们替换一下弄出台好的来。以前TEK的TDS系列可能设计的不太可靠。遇到过几台出问题的。现在用液晶显示的可能可靠性好点了。不管怎样，一般的的示波器TEK的产品还是最好的。比agilent和其它公司的，不管采样技术，显示技术等都高一筹。做高速光通信测试的agilent产品道也还好。

VVX · 2016-7-28 15:01:00

第六回：IP杂谈

IP,就两个字母，孕育了多少时代风云，创造了多少财富积累，成就了多少英雄豪杰，巨企商号。。。。
暂时风过云淡的今天，IP技术已经深入到了人们生活中的方方面面。其重要性怎么说都不为过，而且我们还只是处在其带来变化的初级阶段，但就这也已经让经济生活甚至政治各个层面产生了深远变革。Twitter的出生还只是按月计算，就影响了政教合一铁硬伊朗近期的政治事件。加以时日，如果人人的手机都是一个即时的采访话筒和新闻摄影机，还不知道会对这个世界产生什么程度的改变。
可是，很少人知道IP的来历。大家可能知道WWW与歐洲粒子物理研究中心的关系，知道早期Internet前身的ARPNET。但真正IP的起源是MIT林肯实验室。最早交互性计算机资源共享的概念，来自一位心理学家。他对该实验室所作的人机交互软件颇有兴趣，提出了最早的计算机联网交互共享资源的概念。但早期从事计算机网络的先驱，并没从IP中得到多少财富（也许用$来衡量他们太庸俗了）。当年第一家开发出了网络路由器的公司，给美国当时的电信垄断巨头ATT做演示。ATT第一流的专家们无一例外的给予了该技术以最大的鄙视。认为毫无价值，异想天开。这些专家们判处这家公司死刑的结果是什么？影响了人类早期几乎所有通信技术的ATT贝尔实验室在IP上没有太大的作为（ATM除外）。通信制造业的老大，先前的 ATT后来的LU，成为了一家一般的企业，后不得不与Alcatel合并。IP的机会创造了Cisco,Yahoo，Google，。。。。这就是创新的力量。

所以专家，尤其那些以前做出过很大成绩的老专家，他们的确切定义应该是“在本次技术革命之前的上一代技术的权威”。他们中的大多数对新技术的掌握，不会比新一代的年轻技术精英更快更有权威。但可惜的是他们大多掌握着话语权，掌握着资源。这不能不说是对技术进步的一种明显的阻碍。但恰恰正是因为这一点，才给无数的敢于创新的公司以出人头地的机会。就像在美国cisco之于LU，在中国华为中兴之于邮电部的所属科研院所和企业。当年叱咤风云的后者，还有多少泡沫沉渣泛起？上帝可能最终还是公平的。

已经采用的技术，并不见得是最优的技术。同理新的技术也不见得就有前途。当有专家说其实你的3G没啥了不起，我的技术比它强多了的时候，先别立马下结论，尤其对方跟经济利益纠缠在一起时更是这样。老毛当年说任何主义理想都有其阶级的烙印。此话用到技术上也是如此。当年中国电信的总工论证出小灵通可以平滑过渡到3G时，你应该笑笑就罢了。别当真。专家，不过如此。当年项羽见到秦始皇出游的仪仗时说，“彼可取而代也”。刘邦也说，“大丈夫当如此也。” 虽然有项羽自吻乌江，但也有刘邦面南背北。你虽然现在是初出茅庐的学生，但有无限的潜力。那些专家们现在就现在了，但你还有无限的可能。

最终的标准，技术体制是妥协的结果。尤其是企业巨头们的妥协结果。当你研究学习那些所谓高技术时，也别对他们太崇拜了。那里的字里行间隐藏着很多利益，交易，竞争和妥协。

后来者最喜欢技术革命。在一个成熟的技术市场下，是垄断者大公司的游戏。只有新技术，新体制，才能创造机会，才能使野心勃勃的投资者和创业者得到成功的机会。看待一项技术，主要应该从它的商机中来看。当年IT泡沫时参加过一次一家著名风投的技术论坛。题目就叫“VC眼中的7层协议”。他们认为当时7层协议中最有商机和投资价值的事1-3层。并把每一层的player，机会，和市场规模逐一分析。这是第一次听人按价值来分析7层协议！
技术，无论用怎么复杂的公式来计算分析，用怎么深奥的语言来解释论证，其最终目的只有一个：$

gyj123456 · 2016-7-28 15:01:42

感觉并不是这么回事。。。哈哈

VVX · 2016-7-28 15:01:44

第七回：HDL与IC做芯片设计或者FPGA/CPLD设计的工程师主要用硬件描述语言。这种类似计算机软件的设计语言灵活，数据流清晰，易于模块化和仿真，是IC设计的主流方式。如果还在用原理图来做芯片逻辑设计的话，应该尽快转到HDL上来。你会立马感觉到不一样的天地。

主要的HDL语言有两个：VHDL和Verilog。两个语言应该是同等层次的。没什么好坏高低之分。记得90年代参加过一次EDA设计展览，一家提供 EDA tool的公司有个别出声面的对这两种语言的介绍。两个人一个身穿标准的西装，一个是随意休闲的牛仔。前者挂着一个名牌VHDL，后者是Verilog. 这形象的说明了两种语言的风格。他们的说法是美国东部的人比较正统，带有老欧洲的遗风，所以习惯用定义比较严谨的VHDL。而西部尤其加州等地，是牛仔风格。喜欢随意和较少约束。Verilog变成了大多数公司的首选。其实说Verilog随意，并不代表它的定义不严格。只是它的语言格式比较灵活，比较少约束。用任何一个语言都可作出出色的芯片来。从个人的角度来讲比较认同Verilog。当时选择它除了所在的公司用它以外，也喜欢那简单明了的风格。同样一个描述，VHDL的一长串定义就令人有点头疼。
掌握其中的任何一种，对于有点电路设计经验的工程师来讲都不难。难得是规范的文档，清晰的说明和注释，合理明了的架构，和充分的仿真。好多工程师只注重程序的设计本身，即一条条的语句。岂不知一个设计包含程序本身和描述这个程序的完整文档！缺了任何一个都不是完整的设计。简单的来说，设计程序时要想着程序是让他人看的，是公司的IP积累。不是单单为了实现你要达到的几项功能指标。印度的软件外包比中国领先很多，为什么？两国的工程师都很聪明。有人做过分析，对于同样实现一个简单功能，中国工程师10行就写完了，可能还想绞尽脑汁再用更巧妙的方法简化。而印度工程师可能要写100行。区别就是前边说过那几点。

想来做ASIC和FPGA的区别大家都清楚。从设计角度来讲主要是library的异同，包括仿真等等。ASIC代工的兴起，使得设计与制造彻底分离。这样任何一个掌握了一定IP的人都可以开个ASIC设计公司。前者的价值主要变成了IP的积累。目前除了INTEL等个别公司还有自己的Foundry厂外，大多数公司都使用TSMC之类的代工。为了更进一步降低设计IC的初期投入，foundry也提供shuttle服务，即可以允许几家公用一个晶圆，这样就大大降低了设计house的费用。据说现在还有搞sub-shuttle的：几家公司在一个die上设计几个芯片，有点像PCB拼版一样，再用 shuttle服务跟别人共享一个晶圆。不知道这么做是否合法。可以的话几万RMB就可设计一个一般规模的ASIC，自己在家都可以做了 .半导体业这几年不景气，可能也跟原来高高在上的高科技白天鹅，变成了寻常的丑小鸭有关。进入门槛降低了。当然这只是指的逻辑设计一个电路来讲。其实IC 的价值不在设计的过程，那些算法知识等IP才是最有价值的。就像90nm的技术很成熟了，上海交大的教授还是靠雇佣民工把买来的片子磨一下再印上自己的型号。制造BMW的技术有了，但设计它的IP却不是一朝一日能掌握的。Foundry厂也积累了大量的Library包括各种IP，甚至A/D等转换器件。对于一般的IC，设计不是主要的价值所在，产品的定义和市场的定位成了成功关键。

VVX · 2016-7-28 15:02:20

第八回：PCB LayoutPCB layout是电路设计中重要的一环, 但你是否把它当作一个比较低层次的工作，是有专门的技术员做的工作？如果这样的话，可能就是长期徘徊在第二层而难以突破第三层的一个可能原因吧

PCB 布线中的一些基本要求想必大多数设计工程师都熟悉，比如stack up，阻抗匹配，串扰的减小，布局和地平面的分割（可能对数模混合电路的PCB设计，这是最重要的一环）等。这里不做议论了。PCB设计可简单可复杂。简单到用protel之类的软件直接从sch网表引入就开始画图。复杂到有Howard 和Stephen等DX写的大部头著作专门做了研究。如果想做一个有实际能力的电子工程师的话，花时间研究一下PCB的制作，布线的以及SI的理论会大有益处。
PCB 的材料从最常用的FR-4到低损耗的Roger，具体的电路可以选择不同的材料。有时通过精心设计元器件的布局，较少过孔，和选用阻抗匹配的连接器件，可以用低成本的FR-4达到大多数的要求。本人就做过FR-4传送3GHz信号达40英寸的设计。中间有两个连接器，一组耦合电容。当然需要有Pre- amp和equalizer的帮助。02年左右见有芯片公司demo的用FR-4传送10GHz几个英寸的演示。如过芯片的serdes做的不够好，那就需要Roger之类的材料来帮助减小损耗了

经常有人问最小可用多粗的线，过孔可打多大？一般来讲过孔的直径不小于板厚的1/10，其它就没有什么太明确的标准了。正确的步骤是在设计PCB之前先跟 FAB厂家联系，要到他们的技术要求，明确设计的极限，然后选择合理的设计参数。大多数人是先做完了PCB再跟厂家联系。本末倒置了。

在设计PCB之前要对高速信号做下仿真。根据器件的model，trace的距离，过孔的数目，和连接器的参数来做最坏情形下的仿真，用这个结果结合芯片的 datasheet看看lose budget是否有合理的余量。仿真的软件有多种，本人认为Hspice是最精确的一种。其它用spice model的软件也可以，但Hspice有更适合传输线仿真的field solver的方法，即直接解电磁场方程来做计算。而不是用lumped RLGC 的方式。后者有许多不确定性。研读一本SI方面的专著是比要的。最有名的是howard johnson， Stephen Hall的著作。选一本就可以。不要从头到尾全看。根据用到的，选择性的研究一下最好。一边结合项目，一边做仿真分析。实际电路出来测试后，对比研究一下测试结果和仿真的异同，找出仿真或者实现的问题，修改仿真使它接近实际的测试。这一环节有助于功力的升级。

如果你有成本的压力，用FR-4但有一些高频的trace。这时要仔细的对高速部分精心布局，如果不可避免使用via的话，要尽量采用through- via，即让信号从顶层一直穿到底层来换层。在中间换层会产生via-stub，影响信号完整性。做完布线后顺手用PCB工具中的去掉non- functional pad的功能，把那些中间层没连线的pad去掉，也能较少一些寄生电容。做这种事就是要斤斤计较，设计时多用点心，得到免费的性能提升。

PCB的软件设计工具有很多选择。以下是在另个帖子中写的一段，摘录到这里供参考：
protel：简单易学。国内会的人多。国外不怎么普及。不太稳定。性能也差强人意。尤其处理大的设计时。但做小活应该可以。
十年前，EDA设计工具春秋战国。之后逐渐归于cadence和mentor两大家了。
上一档次的话（就个人熟悉的）
cadence系列：
中档为orcad。orcad被cadence收购后应该变得更稳定可靠。orcad的特点是易学。最好的应该是allegro系列。constraint-driven的设计，真正意义的后仿真，都是顶级的设计工具。
mentor系列：
viewlogic 被mentor前几年收购。对于复杂的设计尤其强大。支持文本方式编辑录入。但功能太多，不容易掌握。PADS也是用的比较多的PCB工具。自动布线不错。
如果不考虑价格：推荐viewlogic做capture，allegro做PCB。后者是大部分专业layout house用的工具：
如果考虑价格：orcad+PADS(PCB)也是不错的选择。
orcad是一般公司做evaluation board的设计首选。比如ic公司。中小型公司用的也比较多。
当然随手偶尔做点什么，任何一个都能胜任。如果不是专业的layout工程师，能用这些layout工具来做检查就好了。但PCB的设计流程，材料，SI分析等还是要做点研究。

VVX · 2016-7-28 15:02:40

第九回：俩学音乐出身的工程师经有过两个老美同事。凑巧的都是学音乐出身的，后来凭兴趣自学做了电子和软件方面的专家。

第一个是一家公司的总设计师。专业是学的音乐。对电子的东西比较感兴趣，就走进了这一行。如果你有什么想法跟他说，他低头思考一会大多时间就给出你答案。是在一合作项目时认识的。工作一段后每每感觉他的一些想法匪夷所思，有时惊叹实现的巧妙。但也有时候他想出来的很不错的想法，实际已经有现成的东西可借用了。这是感觉到他的唯一弱点。人总是这样，正统教育训练出来的，知道使用好多现成的东西，但缺少了独创性。受传统教育少的，得益于较少的约束和具有更好的创造力，但有时也可能耗费不少时间在一些前人已做过的东西上。此事古难全。

另一个是在某公司时的同事。做事非常严谨。他开会或者大家讨论时的笔记，非常干净整洁。拿过来直接发表就可。想学他这招但坚持了不几天就放弃了。人长的五大三粗，可做事想不到的细腻。也是本科学音乐后来自学该改行软件的。我们那时下班后总总喜欢在停车场打会篮球。他从不掺和。有次我邀他一起打但他只是笑笑摇摇头。我开始还以为他不会打。后来才知道人家是原德州大学校队的！就是那些NBA球员们的前身。他有的队友后来可能就去NBA了。这样的本事哪能轻易跟我们这种菜鸟玩。现在他是一家航天公司的软件总设计师。

兴趣是良师。功夫在诗外。我们从中学开始就分文理科之类的，谬之大矣

VVX · 2016-7-28 15:03:10

第十回：接地（1）一直想谈谈接地问题，但总觉得不容易下手。接地，最简单的定义，也是最难把握的。简单到初学者把所有“地线”一连就可，复杂到要考虑安全，干扰，强弱信号分配，阻抗，噪声，EMI，保护，交流直流地，等等。记的从开始注意信号完整性后，对“地”就在不停的琢磨。从数字转到模拟后又开始了一轮的研究。跟电力沾上点边后又有了新的视角。。。。。。无穷尽那:-) 下边从安全保护，信号完整性，模拟电路几个不同的角度聊聊对地的处理。

从安全保护角度看接地

IEC 对几种接地方式有明确的定义。了解一下这些AC系统的接地要求能帮助理解系统设计中信号地保护地等概念和怎样正确处理。在常用的TN-C-S接地系统中，要求有个单独的保护地（可能跟信号地在机器内某点连接在一起）连接到AC配线箱的大地上（在那跟Neutral连接在一起）。如果有EMI或者其它干扰隔离的考量，可以把这个保护地线屏蔽起来专线连接。但对于高频噪声这种连接可能起到相反的左右，对保护地连线的长度有要求(小于干扰波长的1/20)。

整个建筑的地线系统应该连在一起，地线系统可以有多个点接大地，但只能在一个点（AC进入的点）跟Neutral线连接在一起。有时你觉得用示波器再同时摸电路板时觉得麻麻的，那就是AC的地线系统没连接好。一般情况下一定要用三芯的插座。机壳与三芯中的保护地要可靠连接在一起。除非那种电信的-48V隔离供电，信号地，机壳，以及电源地在某点要连接起来。跨建筑的信号连接最好用差分或者光信号，除非他们的地线是连在一起的。经常发现地线没可靠连接的时候（AC保护地没连到建筑的接地系统上，或者信号地跟保护地没连接）系统不正常工作或接口被烧坏的情形（case1）。

用两芯的电源是不可取的，尤其对工业的应用。除了安全以外，还有EMI的影响。大家知道AC-DC电源前边要放X（line与neutral之间）和Y电容（line/neutral到地）。没了第三芯的地连接，Y电容的防共模干扰的作用就消失了。从安全角度讲，如果是两芯的插座，有金属壳的机器就失去了漏电保护的作用。这时应该装个GFCI漏电保护器，尤其是在家里有小孩的情形，价格不贵，保护孩子重要啊，呵呵。顺带说一下，浙江一带尤其慈溪什么的生产的电源插板基本都是垃圾，俺拆开看过很危险的，尽量别用。前几年看过一个报道说国内只有三家的品牌是合格的。你家的电视冰箱计算机还有家人的安全值钱的很，别再这上边省这几块钱！

除了设备要可靠接地外，建筑的钢体水管气管等也要可靠接地。在雷雨天气钢架构可能被充电。钢结构跟室内的仪器设备的外壳有个电容通道。从而雷电的高压可以加到设备上而形成危险。这就是为什么有时有些计算机不开机，雷雨天气后也能被烧坏的原因（case2）。

AC接地系统是个专门的领域。作为电路和系统设计者，知道点AC接地的知识很有帮助。尤其在涉及到AC带来的安全，EMC，EMI，串扰等问题的分析时。上边说的case1和2俺都遇到过。有两本比较好的读物推荐如下。第二本是比较深入的介绍。

Grounding and Shielding. 5th Edition. RALPH MORRISON
IEEE142. Grounding of Industrial and Commercial Power Systems.

VVX · 2016-7-28 15:03:34

第十回：接地（2）从干扰角度看接地

接地是一个很复杂的问题，没有一个统一的准则适用于所有的设计。不同的问题可能需要不同的策略。但是在面临解决某一类问题时，他们是有共性的。比如说我们的设计目的之一是要减小电路各部分间的串扰。串扰的引起有很多种因素：IC本身状态切换时电流变化在substrate上引起的串扰。各种阻容器件电磁场引起的空间干扰。PCB上trace之间的干扰等等。这里与接地有关的串扰是“地”作为一个共同回路是非理想的：它本身有阻抗，也呈现感抗和容性。所以不同的信号共用这一通路就会产生相互的串扰。这里地线带来的共性就是"非理想的共用通路".抓住这个特性，好多问题就容易解释了。在设计上就可以实施相应的对策。

数模混合电路的设计，很大一部分是要考虑地的分割。分割原理就是要遵循上边所属的共性。好多争论是用同一的地平面好，还是数字模拟地分开。其实两者都可以，关键是要让数字和模拟信号的回路尽量减少交叉和共享。初学者可能很容易注意把电路图上的数字模拟信号线分开，减小回路面积并尽量不混杂在一起。但忘记了所谓“信号”是需要一个回路的，即“有去有回”。信号回来的路径就是“地线”。所以数字和模拟信号的“回来的路径”应该不要重叠。最简单的方法就是把两者的地分开，并且数字信号线要布在数字地平面上，模拟信号线要布在模拟地平面上。不要交叉。一个常犯的错误，地分开了，但还有数字线布在了模拟的参考平面上。如果有MCU的数字信号需要去控制模拟器件，这些线要从单点连接的部分通过。混合电路要求设计工程师和布线工程师有很好的互动或者生成完善的PCB布线要求文档。

像本文一开始讲的，接地的策略很复杂，以上原则不见得适合所有情形：

一种情形是一点接地或者树形接地有时不那么容易实现。比如板子上有几个独立的模拟电路（几个分立的ADC电路）。这时应该遵循上边所叙的没有共用回路的原则。地线也不一定非要单点接地。只要互相之间没有共同回路即可。对于大电流的输出级，直接将其回路连接到电源的输入端，使得其干扰不流过板子的任何地参考面。

还有一种情形是很多的数字信号需要去连接模拟器件，或者模拟信号要连接到MCU中的ADC。采用单点接地的方式会引入一个大的信号环路，形成的电感和辐射会带来串扰。这时可以采用统一地面。但在区域上要严格分开并遵循互不交叉的原则：数字信号线要布在数字地平面上，模拟信号线要布在模拟地平面上。即使采用分割地面，在不同区域预留一些互联的0欧姆电阻是一个折中的方案。有时你会看到好多Analog Device的evaluation board上也是这么做的。可能说明了他们也心存疑虑啊，呵呵。

ADC，DAC 的地连接有特殊要求，一般是把数字地和模拟地在ADC，DAC器件的下边单点连接。IC的数字信号在数字地平面一侧，DGND和AGND还要放在模拟地平面一侧。这是由于芯片要求这两个地在IC内部是分开的，但要求外部提供一个最小阻抗的通路。对于多个插板的机箱系统，数字地和模拟地也可以在板子上分开，然后再总线板上单点接地。

电路上如果即有噪声比较大的部分比如AC的电路，还有很敏感的小信号放大部分，除了仔细的地面分割以外，不同区域信号的互联可能的话最好采用光电耦合或者差分线形式。比如在好多数字智能电表内的设计。

电源也是一个公共通路，其设计是否也该采用上述方法呢？大多实践证明电源采用树形连接的方案优于平面的方案。各个部分的电源树形连接到电源的源头，这样就彻底避免了共用电源通路间的互扰。尤其是大电流部分比如输出功率电路，高电压部分比如被控制的电器设备。这种情形下使用公共的电源平面会带来很大的串扰。

对于数模混合系统的接地分析，本人感觉Analog Device的一本ADC设计指南(Analog_Digital Conversion)讲的最清晰。接地的论述在其第九部分Hardware Design Techniques.

最后，没有金科玉律，不要纠缠在一点不放：电路设计是一种折中的艺术:-)

VVX · 2016-7-28 15:04:10

第12回：：高频喜欢低感抗，低频喜欢低(电)阻抗 - 再谈接地混合电路性能的好坏取决于 1）电路本身 2）PCB设计。再好的电路图设计，没有相应的PCB设计做支持也难以达到预定设计要求。大家都知道地参考平面分割，单点接地等基本要求。但有时做到了这些为什么还是达不到想象的性能？据本人的经验感觉需要掌握以下几条

1）最小信号回路原则：最小的阻抗回路for低频信号，最小的感抗回路for高频信号。
2）信号域布线隔离：数字与模拟，大信号与小信号之间避免重叠

对于第一点，参见图一所示。同样从A到B的一条信号线，低频去时从PCB的trace走，回来时从图示红色最短的电阻通路。而高频回来时则沿着trace下边的地平面回来，因为这时来去包围的面积最小，电感最小！如果信号跨过地平面上的一个开口或者地的不连续区域，则来的信号就在此形成一个回路，这容易产生干扰。所以高频（模拟信号）要在布在自己的连续参考平面上。

对于第二点，只是分割地平面还不行，还要考虑不同域的信号不要有交叉，不要布线在别的域上边。图二下边两个分割是正确的。右边那个虽然没分割，但遵从了上边的原则2），一样产生满意的效果。左上图那个虽然分割了，但数字信号布线在了模拟域上，在圆圈所示的两个区域存在相互干扰的loop。对于有A/D，D /A的混合系统，最理想的方式是转换器件放在模拟与数字域相连部分的上边。如左下图所示。即使由于各种原因做不到，也至少采用右上图方式：数字线沿着自己的参考平面从数模连接处进出。切忌随意采用左上图的方式。

电源平面的准则比较清晰：坚决反对大电源平面策略。严格采用树形电源分配。树根在电源的入口。

这点有的dx可能有异议，有经验的dx能准确感觉到信号的来回通路，并能通过布局实现相互的隔离和串扰，也可以不遵守本条。但对于你我还没掌握到那个火候时，还是遵循点简单明了的策略为妙。

对于大电流大功率电路部分，除了电源树形配电外，地平面也要树形连接到电源的入口处。

大量的文章书籍讲来讲去无非就是让你记住一点：信号是有回路的。信号在电路图中的表示和接地符号容易产生误导：让人感觉信号去了就不回来了。它是有去有回的，回来的通路就是地参考平面。如果这个地平面是理想的0电位，生活就很美好了（但你我电子工程师也就没有饭碗了）。串扰，噪声等等都是因为这个非理想地引起的：它有阻抗有感抗，能叠加干扰到别人身上，又能感应传导的（公用通路引起）和辐射的（回路）串扰到自己的回路。从30/40年代有人开始研究这些机理，到了本世纪还有人出书出文章赖以为生。千万别像费尔马大定理一样有人彻底解决了，弄得好多数学家没了饭碗:-)