[问答]

关于静态时序分析计算的问题，求帮忙

3014

问答对人有帮助，内容完整，我也想知道答案 0 如图，计算的时候需要考虑Tvin，输入延时么？求问，如果有答案就更好了谢谢 0 mmexport1450516225883.jpg (29.8 KB, 下载次数: 10) 已退回5积分
2016-7-23 21:45:46　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答 tutu1583 该类别下有 11 个回答。邀请回答举报 1468120282 相关推荐 • 静态时序分析中的门延时计算，不看肯定后悔 1942 • 关于时序约束的文件 2763 • 静态时序分析STA的优点以及缺点分别有哪些呢 1873 • 使用pt对fpga进行静态时序分析需要哪些文件 6862 • 放大电路的动静态分析求教 5871 • 为什么静态时序分析受组件（符号）名称的影响？ 872 • FPGA实战演练逻辑篇48：基本的时序分析理论1 5284 • fpga时序分析一般都做哪些分析 3212 • 电路菜鸟，求帮忙分析个小电路 4105 • 如何以正确的方式分析一个器件的时序图？ 1161 1个回答

答案对人有帮助，有参考价值 0 tco最小是1ns，thold是1.5ns肯定不行啦，tco>thold的至于关键路径，就是组合逻辑延时最大的那块，那就是Vin到第二个触发器输入的那条路径吧。最高频率的话，应该是关键路径的延时+4ns（Tsetup）+4ns(Tco)的倒数吧，具体就不算啦因为也不是很懂，所以有错还请说出来哈

2016-7-24 22:41:03 评论举报 hxwwxh