完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
8320
|
在保证烧写环境良好的情况下（烧写器设备没有任何问题），FPGA供电正常外，烧写失败除了与TCK，TMS，TDO和TDI端口外，还与FPGA的别的引脚有关系吗，比喻说FPGA的时钟，希望知道的能耐心的讲解下，谢谢
0
已退回10积分
|
|
相关推荐
4个回答
|
|
|
fpga的烧写应该和外部的flash有关系把
|
|
|
2016-6-6 09:18:33
评论
|
|
|
与FPGA时钟引脚信号没关系。
但 JTAG 需要 FPGA 的一些配置引脚设置正确，特别是模式配置，名如 MSEL0, MSEL1, ...， 它们决定了是否能够采用 JTAG；以及nCONFIG，nCEO，nCE，CONFIG_DONE 等，TMS，TCK，TDI上下拉电阻是否正确合适等。 直接查阅芯片手册配置电路。 |
|
|
|
|
|
烧写模式是不是选择错了
|
|
|
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1280 浏览 0 评论
888 浏览 0 评论
842 浏览 0 评论
619 浏览 0 评论
977 浏览 0 评论
4424 浏览 63 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
2912
