完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
|
|
相关推荐
5个回答
|
|
while用在verilog代码中,综合不成对应的电路
最佳答案
|
|
|
|
图挂了 重传。。。。。。
|
|
|
|
楼主是想做32位的移位计数器吗?我初学者,不知下面的代码行不行?
always @(posedge CP) begin A_temp[0]<=Dat_IN; A_temp[1]<=A_temp[0]; A_temp[2]<=A_temp[1]; ... A_temp[30]<=A_temp[29]; A_temp[31]<=A_temp[30]; end Dat_IN是数据输入,高电平当做启动信号,如果想在A_temp[31]==1时停止移位,就改一下代码 always @(posedge CP) begin if(Reset) begin A_temp<=0; end else if(A_temp[31]!=1) begin A_temp[0]<=Dat_IN; A_temp[1]<=A_temp[0]; A_temp[2]<=A_temp[1]; ... A_temp[30]<=A_temp[29]; A_temp[31]<=A_temp[30]; end end Dat_IN是启动信号,Reset是复位信号。不知是否可行。 |
|
|
|
|
|
|
|
移位寄存器如果按照你这样的方法写,那不得麻烦死,看看verilog数字系统设计那本书吧,用拼接符,或者移位写 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
325 浏览 0 评论
1405 浏览 1 评论
471 浏览 0 评论
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
2094 浏览 0 评论
535 浏览 0 评论
4961 浏览 112 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-13 00:47 , Processed in 0.524864 second(s), Total 53, Slave 44 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191