发 帖  
[问答]

我想用Verilog HDL语言写一个FPGA的程序

5725
已退回5积分
2016-5-17 19:49:35   评论 分享淘帖 邀请回答 举报
14个回答
2016-5-17 20:29:40 评论

举报

2016-5-17 20:29:52 评论

举报

2016-5-17 20:30:03 评论

举报

2016-5-17 23:10:58 评论

举报

2016-5-18 08:42:25 评论

举报

2016-5-18 08:43:36 评论

举报

2016-5-18 12:39:44 评论

举报

2016-5-18 12:40:12 评论

举报

2016-5-18 13:30:03 评论

举报

2016-5-19 11:11:29 评论

举报

2016-5-19 14:57:35 评论

举报

2016-5-22 10:34:58 评论

举报

2016-5-30 18:16:24 评论

举报

2016-6-4 23:29:16 评论

举报

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。

您需要登录后才可以回帖 登录/注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
快速回复 返回顶部 返回列表
关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作
刘勇
联系电话:15994832713
邮箱地址:liuyong@huaqiu.com
社区管理
elecfans短短
微信:elecfans_666
邮箱:users@huaqiu.com
关闭

站长推荐 上一条 /6 下一条

快速回复 返回顶部 返回列表