完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
内容一：
介绍Verilog HDL, 内容包括： –Verilog应用
–Verilog语言的构成元素
–结构级描述及仿真
–行为级描述及仿真
–延时的特点及说明
–介绍Verilog testbench
?激励和控制和描述
?结果的产生及验证
–任务task及函数function
–用户定义的基本单元(primitive)
–可综合的Verilo
?内容二：
介绍Cadence Verilog仿真器, 内容包括： –设计的编译及仿真
–源库(source libraries)的使用
–用Verilog-XL命令行界面进行调试
–用NC Verilog Tcl界面进行调试
–图形用户界面(GUI)调试
–延时的计算及反标注(annotation)
–性能仿真描述
–如何使用NC Verilog仿真器进行编译及仿真
–如何将设计环境传送给NC Verilog
–周期(cycle)仿真
?内容三：
逻辑综合的介绍 – 简介
– 设计对象
– 静态时序分析 (STA)
– design analyzer环境
– 可综合的HDL编码风格
?可综合的Verilog HDL
–Verilog HDL中的一些窍门
– Designware库
– 综合划分
? 实验 (1)
?内容四：
设计约束（ Constraint） – 设置设计环境
– 设置设计约束
? 设计优化
– 设计编译
– FSM的优化
? 产生并分析报告
? 实验 (2)
游客
，如果您要查看本帖隐藏内容请回复
0
|
|
相关推荐
57 个讨论
|
|
|
|
|
|
|
|
|
|
|
|
thanks,it's helpful.
|
|
|
|
|
|
|
|
|
我想学
|
|
|
|
|
|
|
|
|
ukfrk
|
|
|
|
|
|
|
|
|
不错啊应该蛮好的
|
|
|
|
|
|
|
|
|
看看:time::funk:
|
|
|
|
|
|
|
|
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
10665
评论
淘帖
5131
401
