发 帖  
[资料]

北大verilog课件从HDL到版图-数字集成电路设计入门

2014-8-28 11:09:48  9685 集成电路

北大verilog课件--数字集成电路设计入门.pdf

2.69 MB , 下载次数: 416

北大verilog课件--数字集成电路设计入门

举报 分享淘帖 只看该作者
最近下载过的用户(35)
· 2014-8-28 16:53:52
· 2014-8-28 20:08:53
· 2014-8-30 21:23:04
· 2014-8-31 22:58:46
· 2015-1-15 15:32:49
· 2015-2-9 21:31:04
· 2015-2-10 16:08:21
· 2015-2-16 19:37:54
· 2015-2-26 17:35:32
· 2015-3-16 20:26:40
头像被屏蔽
· 2015-3-18 15:41:37
· 2015-5-15 16:10:36
· 2015-5-15 17:57:38
· 2015-5-15 17:58:00
· 2015-5-20 17:03:43
· 2015-6-3 11:29:33
· 2015-6-4 13:13:23
· 2015-7-11 16:59:34
· 2015-7-11 23:21:09

评论

您需要登录后才可以回帖 登录/注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
12下一页
快速回复 返回顶部 返回列表
关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作
刘勇
联系电话:15994832713
邮箱地址:liuyong@huaqiu.com
社区管理
elecfans短短
微信:elecfans_666
邮箱:users@huaqiu.com
关闭

站长推荐 上一条 /6 下一条

快速回复 返回顶部 返回列表