本帖最后由 小梅哥 于 2016-4-14 10:59 编辑
今天六月飞鱼给大家介绍一款神奇,VHDL与Verilog互转的软件。学习 FPGA的小伙伴们都知道,在FPGA的编写语言中主要有两类VHDL和Verilog。前者由于出现的时间比较早,所以刚开始大家都是学习的是VHDL语言,该语言主要的特色就是在数据类型分类方面做得十分详细,就导致这种语言看上去比较难学;后者这是后来兴起的由于其好学而且易于理解受到广大初学者的喜爱。可是最让我们不能忍受的是常常学习和工作中,接触到的代码和自己学的那个编程语言不同,这是大家就泪奔了,真的是哑巴吃黄连有苦只能往下咽。这个时候怎么办呢?赶紧去看相关的语法书?上网查资料,请教高人?六月的鱼只想对你说有了X-HDL,两种语言随意玩。下面我将给大家介绍这个软件的安装教程及使用说明。
1、安装及破解过程
a、以管理员身份运行X-HDL-4.2.1-Setup.exe.(如图1所示)
b、选择English,然后ok(如图2所示)
c、选择yes(如图3所示)
d、next下一步(如图4所示)
e、选择安装路径(如图5所示)
f、选择下一步, next(如图6所示)
g、安装完成后,点击关闭,接下来进行破解(如图7所示)
h、选择破解文件以管理员身份运行crack_xhdl_4.2.1.exe(如图8所示)
i、下一步next(如图9所示)
j、 找到安装路径:C:PROGRAM FILES (X86)X-TEKX-HDL-4.2.1BIN –>next ->start->exit破解成功(如图10所示)
k、下一步破解成功会提示你破解成功,最后点击exit退出(如图11所示)
l、双击软件快捷方式,打开软件如果出现这种情况则说明软件破解未成功,需要重新破解(如图12所示)
2、使用说明及注意事项
下面大家先看一下软件界面(如图13.1所示)和使用步骤(如图13.2所示)
注意事项:
简单的使用的话就这三个地方。如果感兴趣的可以自己去研究一下这个软件。我相信这款软件还有其他功能,希望大家有时间去研究研究。接下来我就给大家讲讲在转换过程中应该注意的事项: 1、首先不论你是VHDL转verilog,还是verilog转VHDL首先要保证你的被转换文件里面没有关文注释等中文字符,不然他会报错的。 2、举个例子,我最近转的比较多的是xilinx的vhdl文件比较多,所以小谈一下转换之后,需要更改的一些地方:毕竟两种语言是有一定的区别,vhdl转verilog之后,直接编译转换后的.v工程一般会报这些错误,由于VHDL其子模块端口名,可以不用写,大多数转换后的工程在子模块出现的是信号连接线,所以这时你要去找到对应子模块的端口然后手动进行例化,这也是其恶心之处。再就是关于原工程中原语部分,我采取的方式就是不予理会。 3、目前就这麽多问题,如果在使用过程中遇到问题我会及时更新。
欢迎加入芯航线FPGA技术支持群:472607506
六月飞鱼 2016年4月12日
12
|
|
|
|
这个好用么?
|
|
|
|
|
反正我已经爱不释手了
|
|
|
|
|
客气了,使用中有啥问题欢迎加群来找我,互相讨论
|
|
|
|
|
谢谢收藏。。。
|
|
|
|
|
为什么点击translate没有反应,系统win10
|
|
|
|
|
win 10 没试验过,你确定被转化的点v里面没中文字符?
|
|
|
|
|
win10解决方案
|
|
|
|
|
要是能有个想Vivado的HLS那样的工具就更好了
|
|
|
|
|