完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
` 本帖最后由 小梅哥 于 2016-1-13 13:25 编辑 Error: (vsim-3170) Could not find'……simulation/modelsim/rtl_work.HEX4_tb'. Error loading design 
问题原因 testbench文件名与其中module 后紧跟的名称不匹配，如下图文件名为HEX4_tb，而实际文件中的module名为HEX_tb：
而在设置testbench链接设置时，却将Testbench name和Top level module in test bench的名字都设置为了HEX4_tb，导致modelsim仿真时无法找到时找toplevel （HEX4_tb），因为testbench中命名的是HEX_tb，而通过脚本告诉modelsim的时候却是告诉的HEX4_tb，当然找不到。
|
|
|
相关推荐
|
|
|
· 2016-3-22 14:54:27
|
|
|
|
|
|
|
|
|
· 2016-4-8 21:01:35
|
|
|
|
|
|
|
|
862 浏览 0 评论
426 浏览 0 评论
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
1821 浏览 0 评论
491 浏览 0 评论
求助：遇见诡异问题，FPGA模块A输出端口连接模块B输入后，模块A不能正常工作的
1934 浏览 1 评论
4658 浏览 104 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
16890
淘帖
5416
发表评论
赞
回复
