完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
在nWave中不能显示VHDL 使用generate for语法生成的代码信号,使用generate for语法有什么注意事项吗?
以下是一个我的例子 SRAM_Y:for i in 0 to 5 generate SRAM_Y_i: entity work.blk_ram20x960 port map ( clka => CLK_L , ena => w_scalery_mem_write_cs(i) , --: IN STD_LOGIC; wea => w_scalery_mem_write_en, --: IN STD_LOGIC_VECTOR(0 DOWNTO 0); addra => w_scalery_mem_write_addr(9 downto 0) , --: IN STD_LOGIC_VECTOR(10 DOWNTO 0); dina => w_scalery_mem_write_data , --: IN STD_LOGIC_VECTOR(31 DOWNTO 0); clkb => CLK_L , --: IN STD_LOGIC; enb => w_scalery_mem_read_en , --w_read_cs; --: IN STD_LOGIC; addrb => w_scalery_mem_read_addr(9 downto 0) , --w_read_addr, --: IN STD_LOGIC_VECTOR(9 DOWNTO 0); doutb => w_memy_read_data((i+1)*2*BIT_WIDTH-1 downto i*2*BIT_WIDTH) --: OUT STD_LOGIC_VECTOR(63 DOWNTO 0) ); end generate; 在nWave中不能显示clka,ena等信号名,能够显示CLK_L,w_scalery_mem_write_cs等信号。 |
|
相关推荐
1个回答
|
|
看不懂看不懂看不懂看不懂
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
382 浏览 0 评论
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
1647 浏览 0 评论
463 浏览 0 评论
求助:遇见诡异问题,FPGA模块A输出端口连接模块B输入后,模块A不能正常工作的
1771 浏览 1 评论
512 浏览 0 评论
4533 浏览 100 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-27 01:23 , Processed in 0.594607 second(s), Total 70, Slave 53 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191