完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
10620
|
本帖最后由 1069182055 于 2015-12-22 16:57 编辑
# Error loading design # Error: Error loading design # Pausing macro execution # MACRO ./counter_run_msim_rtl_verilog.do PAUSED at line 12程序是没有问题的，每次安装了只能仿真一次，以后每次都报这个错。。。 图片如下： 
0
已退回1积分
|
|
相关推荐
7个回答
|
|
|
|
|
|
不要do文件，一步步走试试
|
|
|
2015-12-31 12:12:59
评论
|
|
|
顶。。。。。。。。。。。。。
|
|
|
|
|
|
顶。。。。。。。。。。。。。。。。。。。
|
|
|
|
|
|
同问。。。。。。。。。
|
|
|
|
|
|
请问解决了吗
|
|
|
|
|
|
重新创建一次tb文件，在导入一次就可以了，我出现过好几次了，可能是因为改变了工程文件，重新编译后，tb文件对应不上来就会报这个错。
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1367 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1046 浏览 0 评论
2442 浏览 1 评论
2146 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2408 浏览 0 评论
1884 浏览 50 评论
6018 浏览 113 评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
4537
