模块一 FPGA设计流程[size=12.0000pt]
FPGA 设计流程课程主要介绍FPGA工艺结构、特点及FPGA芯片选型策略、原则;[size=12.0000pt]
掌握 FPGA设计从RTL设计、功能仿真、综合等,直到在FPGA开发板上进行下载验证的设计流程;使学员掌握FPGA设计流程,对FPGA设计有一个宏观认识。 |
模块二 Verilog HDL 基础知识[size=12.0000pt]
Verilog HDL 基础知识课程主要让学员掌握Verilog HDL的基本语法,能够进行较简单的RTL设计,同时,建立HDL中逻辑运算符及RTL设计与电路实体的对应关系,深刻理解存储器工作原理及其设计方法,及三态端口控制、双向控制等,为后面的高级编程打好基础。 |
模块三 FPGA开发环境[size=12.0000pt]
FPGA开发环境主要学习FPGA开发工具的使用:Modelsim、Debussy仿真调试工具、Synplify pro综合工具及FPGA开发系统Quartus, ISE的使用方法及技巧,且在Quartus中集成调用Modelsim、Synplify等工具的方法; 完成RTL设计的基础上,完整进行FPGA设计所有流程,掌握FPGA开发板下载、调试的方法和技巧。 |
第二[size=12.0000pt]阶段 FPGA设计[size=12.0000pt]高[size=12.0000pt]级工程[size=12.0000pt]师 |
模块一 FPGA设计原则与技巧[size=12.0000pt]
FPGA设计原则与技巧课程主要讲授FPGA设计的一些原则(面积与速度平衡互换原则、硬件可实现原则及同步设计原则、低功耗设计原则等)及操作技巧(乒乓操作、串并转换、流水线操作及数据同步等),使学员能够将这些原则及技巧应用到实际工程开发中; 本章将讲述加法器、乘法器、乘累加器、减法器及除法器在工程应用中的设计方法,在此基础上让学员完成常系数FIR滤波器设计;还要求学员掌握使用基于IP核的设计方法和流程。 |
模块二 Verilog高级编码[size=12.0000pt]
Verilog高级编码课程主要讲授Verilog HDL流水线设计、同步状态机设计及系统函数、任务调用等高级编码知识,通过序列检测器、EEPROM读写器及RISC CPU等由易至难的实验安排; 强化RTL设计与电路实体的对应关系,及针对FPGA器件的代码优化,使学员逐步掌握独立完成复杂逻辑设计的能力。 这部分实验不仅仅是照抄教材的代码,而是通过训练使学生从项目的角度考虑问题,自行设计完成,可大幅提升学员自我思考的能力。[size=12.0000pt] |
模块三 系统时序分析及处理系统时序分析及处理[size=12.0000pt]
课程旨在让学员充分理解时序分析理论,能够解决在项目开发中所遇到的时序问题;且能够对跨时钟设计做出合理处理;能够精通时序分析工具的使用,使其能够设计出满足时序要求的逻辑电路。 |
模块四 FPGA设计常用IP模块使用[size=12.0000pt]
FPGA设计常用IP模块使用课程主要内容为FPGA设计中常用IP模块的使用(单/双口RAM、DPRAM、FIFO、ROM及串行收发器等)的讲授,使学员在充分理解其结构及工作原理、时序的基础上,能够在实际工程开发中精通其使用。 |
模块五 新型 FPGA设计工具使用[size=12.0000pt]
新型 FPGA设计工具使用课程主要讲授FPGA基于matlab、Simulink、DSP Builder等新型设计、验证工具的设计方法及技巧,使学员能够利用这些新型开发工具更好地完成FPGA设计。 |
第三[size=12.0000pt]阶段 FPGA设计[size=12.0000pt]系统应用工程[size=12.0000pt]师 |
模块一 基于FPGA的通信接口设计及外围接口设计[size=12.0000pt]
FPGA设计应用最为广泛的领域之一为接口互联,基于FPGA的通信接口设计及外围接口设计课程主要让学员掌握外设通信接口的设计方法:在教员演示下完成一种通信接口的设计; 在教员指导下,独立完成其它通信接口设计,包括协议分析、完成设计文档、RTL设计、FPGA芯片选型等流程。(USB2.0,PCI,PCI-e) |
模块二 基于FPGA的图像视频处理[size=12.0000pt]
FPGA设计应用最为广泛的领域之一为图像与视频处理,基于FPGA的图像视频处理内容有:图像和视频处理基础知识,使学员能够实现色彩空间变换、VGA控制器、JPEG 编码基础、2D-DCT变换、视频处理体系及图像FIR滤波器设计与实现;视频降噪算法设计与实现,基于FPGA的常用视频处理算法体系结构、边缘检测算法等。 |
模块三 SOPC设计流程[size=12.0000pt]
SoPC 系统设计与应用课程使学员熟练掌握参数化库LPM模块的使用; 精通FPGA中锁相环模块及SignalTap的使用;精通SoPCBuilder的使用,能够用NiosII软件集成开发环境IDE建立用户程序; 掌握在NiosII系统中融入自己所设计IP的技术。 |
模块四 SDRAM和DDR2/DDR3课程[size=12.0000pt]
SDRAM的发展历史,L-Bank结构,SDRAM控制器的本地逻辑接口,SDRAM的工作原理,使用FPGA控制SDRAM的算法机模型(控制和数据通道的分离),以及SDRAM的逻辑控制:预充电,刷新,命令,突发,寄存器设置,上电初始化,读/写序列等。采用美光的器件模型,构成完整的访问控制模块的编码和验证。该课程的目标是:通过学习,学员将能够独立的编写SDRAM和DDR2/DDR3控制器(含DIMM);能够理解和使用FPGA中关于DDR器件的专用电路;能够使用和分析FPGA厂家提供的相关IP,以及8层PCB板层设计到BGN封装;能够了解高速数据传输的必要知识(如随路时钟,复杂的跨时钟域处理)。 针对有困难的学生我们可实行贷款制度(宜信助学贷款)。 [size=12.0000pt] |