完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
Warning: PLL cross checking found inconsistent PLL clock settings:
Warning: Node: inst|altpll_component|pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000 Warning: Node: inclk0 was determined to be a clock but was found without an associated clock assignment. 想问下这是怎么回事，会不会影响正常使用 
0
已退回1积分
|
|
相关推荐
7个回答
|
|
|
|
|
|
|
|
|
能说清楚点吗？我不知道什么寄存器啊 |
|
|
|
|
|
正在学习锁相环在LabVIEW中的实现
|
|
|
|
|
|
|
|
|
2016-9-23 14:14:31
评论
|
|
|
|
|
|
|
|
|
|
|
2016-9-24 22:37:15
评论
|
|
|
没有用fpga来做吗
|
|
|
2016-9-26 10:41:41
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1226 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1027 浏览 0 评论
2292 浏览 1 评论
2008 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2263 浏览 0 评论
1778 浏览 47 评论
6000 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
8533
淘帖
3726
