一个锁相环PLL电路通常由哪些模块组成

2707 单片机嵌入式锁相环

问答对人有帮助，内容完整，我也想知道答案 0 什么是锁相环 (PLL)？一个锁相环PLL电路通常由哪些模块组成？ 1
2022-1-17 06:01:54　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × heks 该类别下有 20 个回答。邀请回答新星之火12138 该类别下有 18 个回答。邀请回答 wang21cj 该类别下有 17 个回答。邀请回答 hgimtk 该类别下有 16 个回答。邀请回答科源机电该类别下有 15 个回答。邀请回答 liutiefu 该类别下有 15 个回答。邀请回答 kghfh 该类别下有 14 个回答。邀请回答一巷清苑该类别下有 13 个回答。邀请回答 chm5 该类别下有 13 个回答。邀请回答 dgfdf 该类别下有 13 个回答。邀请回答 723662364d 该类别下有 13 个回答。邀请回答 hjhdf 该类别下有 12 个回答。邀请回答 efwedfd 该类别下有 12 个回答。邀请回答小华同学该类别下有 12 个回答。邀请回答 jsqueh 该类别下有 12 个回答。邀请回答红旧衫该类别下有 12 个回答。邀请回答早知该类别下有 12 个回答。邀请回答 Ehunt 该类别下有 12 个回答。邀请回答张峰9998 该类别下有 12 个回答。邀请回答 hy381 该类别下有 12 个回答。邀请回答举报李浯相关推荐 • PLL(锁相环)电路原理是什么？ 3729 • 锁相环电路设计与讲解！ 11024 • 如何采用VHDL实现全数字锁相环电路的设计？ 2013 • 介绍MWCT1013芯片的锁相环配置 1143 • 一种宽频率范围的CMOS锁相环(PLL)电路应用设计 2203 • 电荷泵锁相环电路锁定检测的基本原理，影响锁相环数字锁定电路的关键因子是什么？ 2411 • 高频锁相环的可测性设计，不看肯定后悔 1241 • 分两部分介绍锁相环 2070 • AD9957锁相环一直失锁 3640 • 请问怎样去设计一种软件锁相环模型？ 1641 1个回答

答案对人有帮助，有参考价值 0 什么是PLL？锁相环 (PLL) 是一种反馈电路，旨在允许一个电路板将其板上时钟相位与外部时序信号同步。 PLL 电路的工作原理是将外部信号的相位与压控晶体振荡器 (VCXO) 产生的时钟信号的相位进行比较。然后，电路调整振荡器时钟信号的相位以匹配参考信号的相位。因此，原始参考信号和新信号彼此精确地同相。 PLL结构框图一个锁相环PLL电路通常由以下模块组成： 1）鉴相鉴频器PFD（Phase Frequency Detector）：对输入的基准信号（来自频率稳定的晶振）和反馈回路的信号进行频率的比较，输出一个代表两者相位差异的信号。 2）低通滤波器LPF（Low-Pass Filter）：将PFD中生成的差异信号的高频成分滤除，保留直流部分。 3）压控振荡器VCXO（Voltage Controlled Oscillator）：根据输入电压，输出对应频率的周期信号。利用变容二极管（偏置电压的变化会改变耗尽层的厚度，从而影响电容大小）与电感构成的LC谐振电路构成，提高变容二极管的逆向偏压，二极管内耗尽层变大，电容变小，LC电路的谐振频率提高，反之，降低逆向偏压时，二极管内电容变大，频率降低。 4）反馈回路FL（Feedback Loop）：通常由一个分频器实现。将VCXO的输出降低到与基准信号相同级别的频率才能在PFD中比较 PLL工作的基本原理就是将压控振荡器的输出经过分频后与基准信号输入PFD，PFD通过比较这两个信号的频率差，输出一个代表两者差异的信号，再经过低通滤波器转变成一个直流脉冲电压去控制VXCO使它的频率改变。这样经过一个很短的时间，VXCO的输出就会稳定下来。所以： PLL并不是直接对晶振进行倍频，而是将频率稳定的晶振作为基准信号，与PLL内部振荡电路生成的信号分频后进行比较，使PLL输出的信号频率稳定。

2022-1-17 10:49:32 评论举报萧登水