ASIC设计-FPGA原型验证

ASIC设计-FPGA原型验证.pdf

ASIC设计-FPGA原型验证.pdf (8.7 MB, 下载次数: 109 )

1 ASIC 验证技术 ................................................. 1

1.1 ASIC 设计流程 ............................................... 1

1.2 FPGA 验证技术 ............................................... 3

1.3 Altera 与 Xilinx 工具对比 ................................... 3

1.4 VHDL 与 Verilog 对比 ....................................... 5

1.5 Verilog 良好编程习惯 ........................................ 6

2 基于 ALTERA 的 ASIC 验证 ................................. 9

2.1 Stratix IV FPGA 资源与架构 ................................ 9

2.2 QuartusII 设计工具 ......................................... 10

2.3 ASIC 设计转换 .............................................. 11

2.3.1 PLL 设计 ...................................................... 11

2.3.1 RAM 设计 ..................................................... 16

2.4 时序约束 ................................................... 19

2.4.1 QSF&Tcl ....................................................... 22

2.4.2 LogicLock ........................................................ 23

2.5 综合布局布线 ............................................... 23

2.5.1 综合设置 ........................................................ 24

2.5.2 增量编译 ......................................................... 25

2.5.3 VQM & QXP ..................................................... 30

2.5.4 时序分析 ............................................................ 30

2.6 下载设计文件 ............................................... 32

2.7 Debug ...................................................... 32

2.7.1 In-System Memory Content Editor ..................... 33

2.7.2 ChipPlanner ............................................................... 34

2.7.3 SignalTapII ................................................................. 38

2.7.4 Keep Signals .............................................................. 43

2.8 Example 工程 ............................................... 45

3 基于 XILINX 的 ASIC 验证 ................................................... 49

3.1 Vertex-7 FPGA 资源与架构 ................................... 49

3.2 设计工具 ISE 与 Vivado ...................................... 49

3.3 ASIC 设计转换 .............................................. 54

3.3.1 时钟资源 ........................................................ 54

3.3.2 PLL 设计 ........................................................... 58

3.3.3 RAM 设计 .................................................61

3.4 时序约束 ................................................... 64

3.5 综合布局布线 ............................................... 70

3.5.1 Blackbox ............................................................ 70

3.5.2 Keep Signals ..................................................... 71

3.5.3 Strategies .......................................................... 72

3.5.4 Incremental Compile ....................................... 75

3.5.5 时序分析 .................................................... 77

3.5.6 Generate Bitstream ...................................81

3.6 下载设计文件 ............................................... 84

3.6.1 下载 bit 文件 ............................................ 84

3.6.2 下载 mcs 文件 ......................................... 87

3.7 Debug ...................................................... 88

3.8 Example 工程 ............................................... 94

3.8.1 导入 ISE & Synplify 工程 ................................... 94

3.8.2 Working with Tcl ........................................... 95

3.9 Gate Clock 处理 ............................................ 99

3.10 多片 FPGA 验证 ............................................ 101

4 DDR 相关技术 ................................................ 104

4.1 DDR Controller ............................................ 108

4.2 DDR PHY ................................................... 111

4.2.1 Altera PHY .............................................. 111

4.2.2 Xilinx PHY ............................................... 113

5 硬件技术 ...................................................... 117

5.1 PCB 设计注意事项 .......................................... 117

5.2 电磁兼容与信号完整性 ...................................... 117

5.2.1 端接匹配 ................................................... 118

5.2.2 防止地弹 ......................................................118

5.2.3 减小串扰 .................................................... 118

5.2.4 降低电磁干扰 .............................................. 119

5.3 FPGA 开发板使用注意事项 .................................. 120

总结 ................................................................... 121

poptop · 2015-9-21 14:58:48

谢谢分享

EricLin · 2015-9-22 13:22:35

谢谢分享...................

2015-9-30 14:54:07

正需要的书，多谢

Yst · 2015-9-30 16:16:09

看看~~~~~~~~~~~~~~~~~~~~~~~

FPGA_designer · 2015-10-8 17:13:46

看看~~~~~~~~~~~~~~~~~~~~~

fangqi1990 · 2015-10-9 15:02:15

看看啊，学习学习学习，

李杰 · 2016-1-14 10:04:29

给力君，多谢多谢

firefox1123 · 2016-5-31 18:52:24

谢谢分享

cao2008cheng · 2016-6-1 15:49:43

谢谢楼主分享！

李大为 · 2016-6-6 11:01:48

谢谢分享...................

曹亚伦 · 2016-6-13 19:47:58

挺重要的学习资料，下载看看！

uiop1230 · 2016-6-14 12:31:11

好好学习天天向上

李杰 · 2016-6-15 13:02:24

谢谢了楼主，好东西大家一起来分享！

xiaozm008 · 2016-8-17 23:41:51

正需要的书，多谢

z海阔天空 · 2016-8-18 11:24:55

谢谢分享...................

搜索历史

ASIC设计-FPGA原型验证

相关推荐

15 条评论

评论

精选推荐

热门帖

浏览过的版块

站长推荐 /6