完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
6315
|
如图所示：先发的是写命令（2个）+读命令（1个）+读命令（1个）+写命令（1个），可以看出写命令后可以紧跟着发送命令，而读命令，却需要时间才发送下一个指令，是什么问题？？？用的C模式target
0
|
|
相关推荐
6个回答
|
|
|
写命令CPU直接扔给桥片再到9054最后到FPGA，可以连着给出来的，因为不需要返回数据，而读取则要在数据最终返回到CPU之前保持传输通道空闲，即堵塞下一个IO操作，Window驱动里有相关描述，可能是叫IRP之类的内容吧
|
|
|
2015-9-9 19:57:19
评论
|
|
seasideboy 发表于 2015-9-9 19:57 谢谢，我看一下这个流程，我刚开始接触驱动。这个驱动是个老版本，以前是与PCI9052+fpga连接起来用的，老版本就不会出现 读操作 延时的情况， 是不是fpga程序的问题/? |
|
|
|
|
today1121 发表于 2015-9-11 13:49 读确实需要时间呢，我查到了，谢谢， 这个读的时间可以缩短吗？ |
|
|
|
|
|
如果FPGA接口逻辑对读操作的响应延迟已经缩短到2clk之内的话就没什么可改进的了，只能在9054接口配置上下功夫，比如提高接口频率、用同步模式等
|
|
|
2015-9-22 10:25:02
评论
|
|
seasideboy 发表于 2015-9-22 10:25 谢谢，我修改下9054配置 |
|
|
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计51：主要功能测试结果与分析3 nvmePCIe高速存储 PCIe高速存储
230 浏览 0 评论
NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储
378 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1509 浏览 0 评论
935 浏览 0 评论
876 浏览 0 评论
4432 浏览 63 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
3712
