完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
环境:在做soc的FPGA验证,外部的ext_int中断信号大概会隔3ms左右产生一次。别的不用中断已经mask掉
异常现象:用signaltap抓波形,发现a9的中断响应的ack信号在某些时候会来的比较晚,就是说中断已经拉高了40多个ms后,ack信号才来。 不知道这种是什么原因,望高手解答下。 |
|
相关推荐
1个回答
|
|
坐等大神回复~~请大神回复!同样的问题也困惑我好久了!
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
飞凌嵌入式ElfBoard ELF 1板卡-CAN编程示例之开发板测试
654 浏览 0 评论
该问题是用APP给芯海科技的CST92F25芯片发指令是出现的
2242 浏览 1 评论
771 浏览 0 评论
1530 浏览 1 评论
2276 浏览 1 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 07:04 , Processed in 0.443175 second(s), Total 71, Slave 55 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号