完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
用modelsim仿真时出现很多报错(部分报错如图),但是感觉他提示的“:”“else”“end”等处都没有问题啊,老看到一个词only in systemVerilog,我觉得可能与这个有关系,有没有人遇到过,怎么解决啊,跪求
|
|
相关推荐
4个回答
|
|
以后可以互相交流,我最近也在学FPGA
最佳答案
|
|
|
|
是不是用了系统函数,如$,在modelsim里面系统函数是无法综合的
|
|
|
|
哎,打扰大家了,不小心漏了一个end,代码太长没检查出来,刚开始写习惯不太好 |
|
|
|
看在我答复你的份上,把积分赏给我可好
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1552 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1079 浏览 0 评论
2633 浏览 1 评论
2323 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2593 浏览 0 评论
2043 浏览 55 评论
6041 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-29 23:48 , Processed in 0.586152 second(s), Total 77, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号