发 帖  
[问答]

Verilog仿真时出现如下报错是什么原因

8009

QQ截图20150826115039.png (25.1 KB, 下载次数: 8)

QQ截图20150826115039.png
奖励2积分
2015-8-26 11:57:21   评论 分享淘帖 邀请回答 举报
4个回答
2015-8-26 11:57:22 评论

举报

2015-8-26 19:30:58 评论

举报

2015-8-27 09:16:44 评论

举报

2015-8-27 16:21:40 评论

举报

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。

您需要登录后才可以回帖 登录/注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
快速回复 返回顶部 返回列表
关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作
刘勇
联系电话:15994832713
邮箱地址:liuyong@huaqiu.com
社区管理
elecfans短短
微信:elecfans_666
邮箱:users@huaqiu.com
关闭

站长推荐 上一条 /7 下一条

快速回复 返回顶部 返回列表