完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
8217
|
用modelsim仿真时出现很多报错（部分报错如图），但是感觉他提示的“：”“else”“end”等处都没有问题啊，老看到一个词only in systemVerilog，我觉得可能与这个有关系，有没有人遇到过，怎么解决啊，跪求
0
|
|
相关推荐
4个回答
|
|
|
以后可以互相交流，我最近也在学FPGA
最佳答案
|
|
|
|
|
|
是不是用了系统函数，如$，在modelsim里面系统函数是无法综合的
|
|
|
|
|
|
哎，打扰大家了，不小心漏了一个end，代码太长没检查出来，刚开始写习惯不太好 |
|
|
2015-8-27 09:16:44
评论
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储
252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1501 浏览 0 评论
907 浏览 0 评论
855 浏览 0 评论
658 浏览 0 评论
4426 浏览 63 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
520
