完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
ti手册里介绍PLLM设置倍频的范围是0-31,出于系统设计的需要,需要设置频率为420MHz,输入时钟为24MHz,PLLM为34,PLLDIV为1,也即24x(34+1)/(1+1)=420MHz,是不是PLLM并没有范围的限制?
另外TI手册里介绍PLL0_SYSCLK[1~7]的上限频率,如果我设置超出了,是不是还是以上限频率为主,如果没有超出,就以设置的为主。比如TrongLong设置DSP主频456MHz,DDR最高主频300MHz,PLL1_SYSCLK1也为300MHz。 |
|
相关推荐
2个回答
|
|
|
|
|
|
可以将 配置后的时钟输出到管脚上用示波器测量一下。
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
TMS320C6748 板卡设计中是否一定需要有SDRAM或者DDR
1940 浏览 0 评论
971 浏览 0 评论
3634 浏览 1 评论
【六岳微LY-F335开发板试用体验】epwm启动ADC并在OLED上显示结果
4476 浏览 0 评论
【六岳微LY-F335开发板试用体验】软件开发环境及调试下载
4525 浏览 0 评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-1 22:34 , Processed in 0.622427 second(s), Total 78, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
5260