完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
ti手册里介绍PLLM设置倍频的范围是0-31,出于系统设计的需要,需要设置频率为420MHz,输入时钟为24MHz,PLLM为34,PLLDIV为1,也即24x(34+1)/(1+1)=420MHz,是不是PLLM并没有范围的限制?
另外TI手册里介绍PLL0_SYSCLK[1~7]的上限频率,如果我设置超出了,是不是还是以上限频率为主,如果没有超出,就以设置的为主。比如TrongLong设置DSP主频456MHz,DDR最高主频300MHz,PLL1_SYSCLK1也为300MHz。 |
|
相关推荐
2个回答
|
|
|
|
可以将 配置后的时钟输出到管脚上用示波器测量一下。
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
嵌入式DSP教学实验箱操作教程:2-20 数模转换实验(模拟SPI总线输出电压值)
657 浏览 0 评论
目前在2837x系列用的最多的、性能最好、性价比最高的是哪一款?
434 浏览 0 评论
国产嵌入式DSP教学实验箱_操作教程:22-AD采集DA输出实验(采集输出正弦波)
1627 浏览 0 评论
2360 浏览 0 评论
使用CCS6.0尝试给TMS320VC5502进行配置的时候找不到对应芯片的选项,该怎么麽办呀?
2336 浏览 0 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-3-29 20:51 , Processed in 0.566855 second(s), Total 76, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号